发表了主题帖： 知冷知热，更知“芯”：TCXO让时钟信号无惧温度挑战

TCXO温补晶振：为高精度而生   在各种电子设备中，晶振作为时钟信号的核心元件，其精度直接决定了系统的稳定性。由于石英晶体及周边电路元件受温度变化影响会发生热膨胀和参数漂移，晶振的频率往往随温度波动而偏移，从而影响整体性能。 对于5G通信、GPS定位及工业及军事设备等对频率稳定性要求极高的应用，温度变化带来的频率漂移是一大挑战。为此，TCXO应运而生。     TCXO：温度补偿晶体振荡器       温度补偿晶体振荡器（TCXO）是一种是一种通过内置温度补偿电路来减少环境温度变化对振荡频率影响的石英晶体振荡器。 其内部的热敏补偿网络能够感测环境温度的变化，并调整施加在晶体上的电压，以抵消温度变化带来的频率漂移，从而提高振荡器的频率稳定度。         YXC高精度温补振荡器：YSO510TP     TCXO温补晶振的优势 动态温度感知，超高频率稳定度 TCXO通过内置温度补偿网络（集成温度传感器与补偿电路），构建出一套“动态频率校准系统”，从而使得TCXO在工作温度范围内保持极高的频率稳定度。 在-40℃ ~ +85℃温度范围内： 普通晶振的频率稳定度通常在 ±30PPM ~ ±50PPM TCXO的频率稳定度可达到 ±0.1PPM~ ±2.5PPM，极大地提升了时钟信号的稳定度   YXC TCXO产品实测数据 （频率稳定度≤±2.5PPM@-40~85℃）     TCXO温补晶振典型应用   通信基站（5G/4G） 基站间对时钟信号的同步要求严格，误差需达到纳秒级；TCXO的±0.1ppm高稳定度确保信号精准同步，避免通话断线或数据传输冲突。 卫星导航（GPS/北斗） 卫星导航对于准确度的要求极高，可接受误差范围小，TCXO抗温漂能力能够保障极端环境下定位不漂移，从而满足精确导航定位。 工业自动化（工业机器人） 多设备协同作业要求精确时钟同步，TCXO的高可靠性与精确频率确保信号准确同步，降低机械臂碰撞风险并减少运行误差。 高端消费电子（智能手机/无人机） 智能手机/无人机等设备依赖TCXO的温度补偿功能与高频率精度，保障GPS/5G信号的稳定传输，从而提升整体性能。     TCXO温补晶振选型指南           YXC提供超高频率稳定度、微型化、低相噪、低功耗、超高频的TCXO产品组合。   1、单端TCXO  V.S  差分TCXO 单端TCXO：YXC提供CMOS与Clipped sine wave（削峰正弦波） 两类输出方式；常规温度稳定性为±2.5PPM（YSO510TP），温度稳定性最高可达±0.1PPM（YSO512ET） 差分TCXO：YXC提供包含LVDS、LVPECL、HCSL、CML等输出方式的温补晶振，如YSO250PT系列、YSO251PJ系列。 2、常规定频TCXO V.S 可编程TCXO 常规定频TCXO：频率稳定性高；YXC常规定频TCXO频率温度稳定度最优可达±0.1PPM（YSO512ET） 可编程TCXO：频率范围广；YXC可编程TCXO支持10 ~ 2100MHz范围内的频率任意烧录 3、温补晶振 V.S 压控温补晶振 如果需要同时具备温度补偿和电压控制功能的晶体振荡器，建议选择压控温度补偿晶体振荡器（VCTCXO），如YSV350TP、YSV531PT等。 在这个追求精准的世界里，温度不应成为妥协的理由。YXC的TCXO不仅知冷知热，更懂每一颗芯片对时钟信号稳定的渴望~  

回复了主题帖： 晶振的主要参数

荔枝肉 发表于 2025-3-31 17:43 学习了，以前维护设备，单板故障分析不出原因，经返修中心检测后是晶振坏了，现在明白是怎么回事。 如果有晶振问题也可以咨询我们

发表了主题帖： YXC低抖动HCSL差分晶振助力PCIE 5.0

一、PCIe协议与参考时钟要求   1、PCIe是什么？ PCI Express（Peripheral Component Interconnect Express）是一种高性能、高带宽的串行总线标准，用于连接计算机内部的各种硬件设备，如显卡、存储设备(SSD)、网卡等。它取代了传统的 PCI 和 AGP 总线，并以其高速度、低延迟和强扩展性成为现代计算机系统的核心互联技术。   PCIe 支持多种速率版本，包括 PCIe 1.0、PCIe 2.0、PCIe 3.0、PCIe 4.0、PCIe 5.0和PCIe 6.0，每个版本都在前一代的基础上实现了带宽的翻倍。   PCIe 6.0已于2022年发布，其单通道速率提升至64 GT/s，并引入PAM4调制技术，带宽再次翻倍。同时，PCIe 6.0还增加了FEC（前向纠错）功能，以应对高速传输中的信号衰减问题。 图1：PCIE 6.0协议标准   2、PCIe参考时钟的关键作用 在PCIe系统中，参考时钟（Reference Clock）是确保数据传输准确性和稳定性的核心组件。其主要作用包括： · 同步数据传输：为SerDes(串行器/解串器)提供精准时钟信号，确保发送端与接收端同步。 · 降低误码率：高精度时钟减少信号抖动，降低数据传输误码率(BER)。 · 支持多设备协同：在CXL、NVMe-oF等复杂架构中，参考时钟需实现多设备间的相位对齐。   PCIE协议下的参考时钟基本为100MHz HCSL输出，要求确保数据传输的正确性和稳定性，解决时钟抖动、偏移和噪声问题。 随着PCIe版本的升级，参考时钟的性能要求也大幅提高，下表展示了不同PCIe协议版本对于参考时钟RMS抖动的要求： 表1：不同PCIe协议版本对于参考时钟RMS抖动的要求   二、YXC HCSL输出差分晶振：满足PCIe 5.0时钟需求的理想选择   为应对PCIe 5.0对参考时钟的严苛要求，推荐使用扬兴科技YXC差分振荡器YSO230LR系列和YSO231LJ系列。这两款产品凭借卓越的性能和可靠性，成为PCIe 5.0参考时钟的理想选择。   YXC产品优势： · 超低抖动：相位抖动可达0.05ps(typ.) RMS，满足PCIe 5.0的严苛要求，确保信号完整性； · 高稳定度：总频差最优可达±25ppm @ -40~﹢85℃； · 差分输出：支持HSCL、LVDS、LVPECL等多种差分输出； · 小型化：提供2.5*2.0mm紧凑设计，适配高密度主板布局； · 宽温范围：提供-40℃~﹢105℃、-40℃~﹢125℃等宽广的工作温度选项。

发表了日志： 晶振的主要参数

发表了主题帖： 晶振的主要参数

晶振是电子设备中的关键元件，为各类电子产品提供稳定的时钟信号。了解晶振的主要参数能够更好地了解晶振性能以及如何根据参数选择合适的晶振。 晶振分为： 1、无源晶振：晶体谐振器Crystal Resonator需要匹配外部谐振电路才可以输出信号，自身无法振荡。 2、有源晶振：时钟振荡器Clock Oscillator比无源晶振输出信号好，稳定度高，不受外部电路影响，内部有独立起振芯片。   一、无源晶振（Crystal）主要参数 无源晶振主要参数 定义 标称频率（Nominal Frequency） 晶体在特定负载电容和温度条件下（通常25℃）的基准谐振频率。 负载电容（Load Capacitance, CL） 晶振工作时，其两端所连接的总等效电容 谐振电阻（Equivalent Series Resistance） 晶体在串联谐振时的等效阻抗 频差（Frequency to tolerance at 25℃） 出厂时在标称负载电容和常温（25℃）下的初始频率误差。 老化率（Aging） 晶体长期使用后因材料应力释放、污染物吸附等引起的累积频率偏移 温度稳定性（Stability over temperature） 晶体频率随温度变化的敏感度 储存温度（Storage Temperature Range ） 无源晶振的储存温度 激励功率（Level of Drive ） 对施加在石英晶片上的电流的规定参数指标，代表驱动晶振（振荡电路）所需的功率 振荡模式（Mode of vibration） 基频/泛音 工作温度 （Operating Temperature Range） 无源晶振的工作温度     二、有源晶振（Oscillator）主要参数 有源晶振主要参数 定义 标称频率 （Nominal Frequency） 晶振实际输出的时钟频率，可能包含分频/倍频后的值 频率稳定度（Frequency Stability） 全温度范围内频率最大偏移，包含初始误差、温度漂移、电压波动等综合影响 电源电压 （Supply Voltage） 晶振正常工作所需的供电电压范围 工作电流 （Current Consumption） 振荡器所消耗的电流总量 相位噪声（Phase Noise） 信号在频域上的短期稳定性，反映时钟抖动（Jitter）特性 起振时间（Start up time） 当电压开始供电的那一段起振，振荡器输出达到稳定时的时间 输出波形（Output Type） CMOS、削峰正弦波、LVDS、LVPECL、CML、HCSL 上升时间（Rise Time） 输出电压从Logic “0”到Logic “1”所花费的时间（10%->90%） 下降时间（Fall Time） 输出电压从Logic “1”到Logic “0”所花费的时间（90%->10%）     （有源晶振输出波形）    

发表了主题帖： 晶振在功放机中的作用

功放机（功率放大器）作为音频系统的核心部件，负责将微弱的音频信号放大到足以驱动扬声器的功率。在传统模拟功放和现代数字功放（如D类功放）中，晶振作为频率控制和时钟同步的核心元件扮演着至关重要的角色。    一、晶振的基本原理 晶振是一种基于压电效应的频率控制元件，其核心是石英晶体。晶振是利用石英晶体的压电效应制成的时钟频率器件，在数字电路中扮演着重要角色，誉为电子系统中频率基准的“心脏”。   二、晶振在功放机中的核心作用 1. 数字信号处理（DSP）的时钟源 现代功放机普遍采用数字信号处理技术（如DSP均衡、分频、动态压缩等），需要严格的时序控制。 采样率同步：音频信号的模数转换（ADC）和数模转换（DAC）依赖晶振提供的时钟信号，确保采样率精确（如44.1kHz、48kHz等），避免时基误差（Jitter）导致的音质劣化。 算法执行时序：DSP芯片的运行时钟由晶振提供，保证滤波、降噪等算法的实时性，防止音频信号处理延迟。   2. D类功放的PWM调制控制 在高效D类功放中，音频信号需通过脉宽调制（PWM）转换为高频开关信号。 载波频率稳定性：晶振为PWM调制器提供基准频率（通常为数百kHz至数MHz），确保开关频率稳定。频率漂移可能导致电磁干扰（EMI）或开关损耗增加。 谐波失真抑制：精准的PWM时钟可减少开关时序误差，降低总谐波失真（THD），提升音质纯净度。   3. 系统控制与通信接口 微控制器（MCU）时钟：功放机的控制逻辑（如音量调节、输入切换、保护电路）需要MCU协调，晶振为MCU提供主时钟，保障指令执行和中断响应的实时性。 数字音频接口同步：对于支持S/PDIF、I2S或HDMI等数字输入的功放机，晶振确保数据流与主机设备的时钟同步，避免数据丢失或噪声。   4. 无线传输模块的时钟同步 在蓝牙/WiFi功放中，晶振为射频模块提供参考频率，确保无线信号调制的准确性，降低误码率（BER），保障音频传输的连贯性。   三、晶振选型的关键参数 为满足功放机的性能需求，晶振选型需考虑以下参数： 1. 频率精度：通常要求±10ppm（百万分之一）以内，高端设备需±2ppm。 2. 温度稳定性：温补晶振（TCXO）或恒温晶振（OCXO）可应对环境温度变化。 3. 相位噪声：低相位噪声（如150dBc/Hz @10kHz偏移）可减少高频干扰。 4. 负载电容匹配：需与电路设计匹配，避免频率偏移。   四、功放机选型方案 在数字音频中，时钟频率的相位噪声会影响 DAC 的抖动功能，并导致声源的恶化，为了精确地再现高分辨率声源，因此，采样频率由音频设备外置的石英晶体振荡器提供的音频主时钟信号。 常见的晶振频率有：11.2896MHZ、12.288MHZ、22.5792MHZ、24.576MHZ、45.1584MHZ、49.152MHZ。 YSO110TR系列，频率稳定性±10ppm，频率范围1-125MHZ，可兼容多个电压：1.8-3.3V，工作温度-40~＋85°，系列规格书如下：   

发表了主题帖： 晶振圈专业名词解释，你都知道吗（下）

书接上回，昨天小扬给大家整理了晶振圈里的名词解释，今天分享下半部分，瞧仔细咯~~ 如有晶振相关问题也可咨询小扬为您解答···   10、等效电阻 等效电阻（ESR，Rr，R1），又称谐振电阻。在规定条件下，石英晶体谐振器不串联负载电容在谐振频率时的电阻。   11、激励功率电平 晶体工作时所消耗功率的表征值，AT切晶体激励电平的增大，其频率变化是正的。激励电平过高会引起非线性效应，导致可能出现寄生振荡，严重热频漂，过应力频漂及电阻突变。当激励电平过低时则会造成起振阻力不易克服、工作不良及指标的不稳定。   12、激励电平相关性 又称激励电平依赖性，为晶体元件谐振电阻随激励电平条件变化的效应。当加在晶体元件上的激励电平改变时，其谐振电阻也随之变化，该变化在一般情况下有一定规律，可用两个激励电平所对应的两个电阻之比表示，其表达式为：DLD＝Rr1/Rr2（Rr1－为较低激励电平时的电阻，Rr2－为较高激励电平时的电阻）。   13、绝缘电阻 指晶振的各个引脚之间，或者引脚与外壳之间的电阻值。简单来说，它反映了晶振内部绝缘性能的好坏。绝缘电阻越大，说明晶振的绝缘性能越好，漏电流越小，能够有效防止信号干扰和电气短路。   14、基频 晶振在最低阶振动模式下产生的频率，也就是它的“主振动频率”。 基频是晶振最基础、最主要的振动频率，其他振动模式（如泛音）都是基于基频的倍数或衍生。基频决定了晶振的核心工作频率。   15、泛音 泛音是晶振机械振动中产生的高阶谐波频率。接近基频整数倍（如3倍、5倍、7倍、9倍）等，但并不完全相等。 例如，3次泛音的频率接近基频的3倍，但会略低一些。泛音的存在使得晶振能够在更高的频率下工作。   16、等效电路 石英晶体谐振器的振动实质上是一种机械振动，可以被一个具有电子转换性能的两端网络测出。这个回路包括L1、C1，同时C0作为一个石英晶体的绝缘体的电容被并入回路，与弹性振动有关的阻抗R1是在谐振频率时石英晶体谐振器的谐振阻抗。   17、负性阻抗 负性阻抗是指从石英晶振的两个引脚向振荡电路看过去时，电路在振荡频率下的阻抗特性。它不是晶振本身的参数，而是振荡电路的重要特性。为了提高电路的起振能力，需要增大电路中的负性阻抗。如果负性阻抗不足，电路可能难以起振。通常，负性阻抗的值应达到晶振谐振阻抗的5-10倍，以确保电路稳定工作。   18、年老化率 以年为衡量单位，在规定条件下，晶体工作频率随时间而允许的相对变化。频率变化最大是在晶体频率组件生产完后的第一个月，之后频率随时间的变化就会减少。导致此老化的原因很多，如：密封特性和完整性、制造工艺、材料类型、工作温度和频率。

发表了日志： 晶振圈专业名词解释，你都知道吗（下）

发表了日志： 晶振圈专业名词解释，你都知道吗（上）

发表了主题帖： 晶振圈专业名词解释，你都知道吗（上）

作为晶振行业的“圈内人”或刚刚进入晶振行业的小白同学来说，了解晶振的专业术语就显得尤为必要了，今天小扬给大家整理一些基本的晶振专业名词解释：   1、标称频率 标称频率指的是在正常匹配的振荡电路下，晶振中的石英晶片振动的频次，表示为MHz或KHz。 例如：石英晶片在1秒内振动了一百万次，那么该频率为1MHz。   2、调整频差 指晶振在常温（25℃）下，实际输出频率与标称频率之间允许的最大偏差。晶振在标准温度下的频率误差范围。这个误差通常用ppm（百万分之一）来表示。 例如：标称频率为10MHz的晶振，如果调整频差为±10ppm，实际频率可能在9.9999MHz到10.0001MHz之间波动。调整频差越小，晶振的频率精度越高。   3、温度频差 指晶振在工作温度范围内，实际输出频率与标称频率之间允许的最大偏差。 晶振在不同温度下工作时，频率可能会因为温度变化而产生一定的波动。这个偏差通常也用ppm（百万分之一）来表示。 例如：晶振的温度频差为±20ppm，规定的温度范围内，实际频率可能会比标称频率高或低最多20ppm。温度频差越小，晶振的频率稳定性越好，受温度变化的影响越小。   4、工作温度范围 工作温度范围是晶振能正常工作的温度区间，在这个范围内晶振的频率偏差和其它性能都能保持正常。 比如，晶振的工作温度范围是-40℃到85℃，在这个区间内就能稳定运行。超出这个范围，性能可能就不行了。工作温度范围越宽，晶振就越能适应不同的环境。   5、储存温度范围 指晶振在不工作（没通电）时，能安全存放的温度范围，一个晶振的储存温度范围是-55℃到125℃，只要在这个区间里放着，它的性能就不会坏。但如果超出这个范围，可能会少用几年或者性能变差。储存温度范围一般比工作温度范围更宽，是为了让晶振在运输或存放时更安全。   6、负载电容（负载电容是由外部电容和电路中的杂散电容共同决定的） ① 负载电容是指与晶振串联的外部电容，它会直接影响晶振的谐振频率。负载电容就像是晶振的“调频器”——当负载电容发生变化时，晶振的输出频率也会随之改变。 ② 常见的负载电容值有：8pF、9pF、10pF、12pF、12.5pF、15pF、18pF、20pF等。不同的负载电容值适用于不同的电路设计需求。 ③ 负载电容的计算公式为：CL = (Cg × Cd) / (Cg + Cd) + Cs。 · Cg 和 Cd 是晶振两个引脚上连接的外部电容值。 · Cs 是电路中的杂散电容，通常为3pF～5pF。   7、静态电容 指晶振内部石英芯片与两个电极之间形成的电容，还有一小部分电容来自石英芯片与连接线之间的导电材料，以及晶振封装外壳的电容。   8、切割方式 不同应用场景和工作温度的需求，石英晶体会按照特定的角度进行切割，形成不同的切割方式。切割类型包括：AT切、BT切、CT切、SC切、DT切、NT切、GT切等。每种切割方式的角度不同，会影响晶体的弹性常数、压电常数和介电常数，进而影响其频率特性和温度稳定性。 切割角度决定了晶振的振动模式和温频特性。石英晶体有结晶轴，切割时沿垂直于结晶轴的特定角度进行。   9、振动模式 不同的石英切割角度及不同电极形状的电场效应，石英芯片展现了各种不同的振动模式，以经常产生的振动模式可以分为弯曲模式，伸缩模式，面切变模式和厚度切变振动模式。

发表了日志： 差分晶振-LVPECL到LVDS的连接

发表了主题帖： 差分晶振-LVPECL到LVDS的连接

随着通讯速度的提升，出现了很多差分传输接口，以提升性能，降低电源功耗和成本。早期的技术，诸如emitter-coupled logic（ECL），使用不变的负电源供电，在当时用以提升噪声抑制。随着正电压供电技术发展，诸如TTL和CMOS技术，原先的技术优点开始消失，因为他们需要一些-5.2V或-4.5V的电平。 在这种背景下，ECL转变为positive/pseduo emitter-coupled logic （PECL）,简化了板级布线，摒弃了负电平供电。PECL要求提供800mV的电压摆幅，并且使用5V对地的电压。LVPECL类似于PECL也就是3.3V供电，其在电源功耗上有着优点。 当越来越多的设计采用以CMOS为基础的技术，新的高速驱动电路开始不断涌现，诸如current mode logic（CML），votage mode logic（VML），low-voltage differential signaling（LVDS）。这些不同的接口要求不同的电压摆幅，在一个系统中他们之间的连接也需要不同的电路。     · 转换原因‌   1、‌电平特性差异‌ a）LVPECL电平的差分摆幅较大（典型值约800mV），共模电压较高（约1.3V-1.9V），需外部端接电阻匹配；而LVDS差分摆幅较小（350mV），共模电压较低（约1.2V），且LVDS接收端内置端接电阻‌。 b）直接连接可能导致LVDS接收端共模电压超出范围或信号幅度不足‌。 2、‌应用场景需求‌ a）LVPECL常用于高速时钟或数据传输场景（如FPGA输出），而LVDS因低功耗特性更适合长距离或低功耗设计‌‌。 b）不同器件间接口不兼容时需电平转换（如FPGA输出LVPECL，但接收端仅支持LVDS）‌     · 转换方式   1、直流耦合 LVPECL到LVDS 的直流耦合结构需要一个电阻网络，如图1.1中所示，设计该网络时有这样几点必须考虑：首先，我们知道当负载是50Ω接到Vcc-2V 时，LVPECL 的输出性能是最优的，因此我们考虑该电阻网络应该与最优负载等效；然后我们还要考虑该电阻网络引入的衰减不应太大，LVPECL 输出信号经衰减后仍能落在LVDS 的有效输入范围内。注意LVDS 的输入差分阻抗为100Ω，或者每个单端到虚拟地为50Ω，该阻抗不提供直流通路，这里意味着LVDS输入交流阻抗与直流阻抗不等.经计算，电阻值为：R1=182Ω，R2=48Ω，R3=48Ω。电阻靠近接收侧放置。 （a)等效电路 （b）LVPECL到LVDS的连接 图1.LVPECL到LVDS的直流耦合结构   2、交流耦合 LVPECL 到LVDS 的交流耦合结构如图2 所示，LVPECL 的输出端到地需加直流偏置电阻（142Ω到200Ω），同时信号通道上一定要串接50Ω电阻，以提供一定衰减。LVDS 的输入端到地需加5KΩ电阻，以提供近似0.86V 的共模电压。 图2.LVPECL到LVDS的交流耦合结构   在信号转换方面，LVPECL到LVDS的转换则需要考虑衰减电阻和交流耦合电容的放置，以及LVDS接收器的重新偏置。相反，LVDS到LVPECL的转换也需要适当的电路设计和元件选择。 LVDS和LVPECL各有其特点和应用场景。LVDS适用于板内信号传输和高速变化信号的传输，而LVPECL则适用于背板传输和长线缆传输等需要强驱动能力和高传输速度的应用。不过，虽然LVPECL到LVDS的转换可以通过电路的设计可以实现，这边建议客户尽量选用相同类型波形的差分传输接口，毕竟电路转换会有很多其他不确定的影响。

发表了主题帖： 单片机晶振电路的原理和作用

  单片机晶振电路是单片机系统中非常重要的一部分，在单片机中，晶振好比单片机的心脏，如果没有心脏起跳，单片机无法工作，它直接影响着单片机的时钟信号和运行稳定性。在单片机系统中，晶振电路起着提供时钟信号的作用，而时钟信号则是单片机进行运算、控制和通讯的基础。   无源晶振电路的基本原理是利用晶体的压电效应来产生稳定的时钟信号。晶振电路由晶体谐振器、放大器和补偿电路组成。   首先，晶体谐振器是晶振电路的核心部分，它由晶体和负载电容组成。晶体是一种能够产生机械振动的压电元件，当施加电场或者受到机械振动时，晶体会产生电荷的积累和分布，从而产生电压。 负载电容则是为了配合晶体的振荡频率而设置的，它会影响晶振电路的谐振频率和稳定性。   （当然也可以找到我们技术团队进行匹配测试）   有源晶振外接电路有源晶振通常的用法：一脚悬空，二脚接地，三脚接输出，四脚接电压。有源晶振不需要MCU的内部振荡器，连接方式相对简单。   单片机是一个复杂的同步时序电路，为了保证同步方式的实现，电路应在唯一的时钟信号控制下严格地按照时序进行工作。而晶振起到的作用就是为单片机系统提供基准时钟信号，类似于部队训练时喊口令的教官，所有的士兵都在教官的口令下完成响应的动作，例如指令执行、数据传输等。   单片机内部所有的工作都是以这个时钟信号为基准来进行工作的。用于产生单片机工作所需要的时钟信号的电路就是时钟电路。使用晶振电路可以避免单片机内置RC振荡器不稳定和抗干扰性差的问题，提供更高精度、低抖动的时钟信号，从而确保系统的可靠性和稳定性。   此外，晶振电路还可以根据需要调整频率，满足不同应用的要求。因此，在设计和制作单片机系统时，晶振电路的质量和稳定性非常重要，直接关系到整个系统的性能。

发表了日志： 单片机晶振电路的原理和作用

发表了主题帖： 温补晶振的工作原理

温补晶振（Temperature Compensated Crystal Oscillator，TCXO） 是一种通过温度补偿技术提升频率稳定性的晶体振荡器。其核心目标是抵消因环境温度变化导致的晶体谐振频率漂移，使输出频率更稳定。       核心工作原理 温度感知与反馈 TCXO内部集成温度传感器（如热敏电阻或数字温度传感器），实时监测环境温度变化，并将温度信号转换为电信号。 补偿电路运算 温度信号输入至补偿电路，该电路根据预设算法（如多项式拟合或查表法）计算出当前温度对应的频率偏差值，并生成相应的补偿电压（VC）。 电压调频修正 补偿电压施加于压控晶体振荡器（VCXO）的变容二极管（Varactor），通过改变二极管电容值，微调晶体的谐振频率，抵消温度引起的频率偏移。   关键技术特点 模拟补偿 基于热敏电阻网络，成本低但精度有限。 数字补偿（DTCXO） 采用MCU和数字温度传感器，通过查表或算法补偿，精度更高（可达±0.1 ppm）。   应用场景: TCXO凭借高稳定性，广泛用于： 通信设备（4G/5G基站、卫星通信） 导航定位（GPS、北斗模块） 精密仪器（频谱分析仪、医疗设备） 物联网终端（低功耗传感器、可穿戴设备）  

发表了主题帖： Deepseek等AI巨头趋势下，光收发模块年增长率高达56.5%

本帖最后由 YXC扬兴晶振 于 2025-2-20 18:05 编辑 科技热点观察 近期，中国AI初创公司DeepSeek凭借其DeepSeek-R1、V3等系列开源模型，以极低的成本实现了与ChatGPT相媲美甚至超越的性能，这一消息在业界引起了轩然大波，对传统的“算力为王”和“scaling law”观念提出了挑战。 与此同时，马斯克旗下的Grok 3大模型也即将发布，他声称这是地球上最聪明的人工智能，具有极强的推理能力。而马斯克的“死对头”、OpenAI公司CEO萨姆·奥尔特曼也不甘示弱，宣布GPT 4o的智力水平将大幅提升。   这些AI巨头的竞争不仅推动了AI技术的快速发展，还加速了全球数据中心的建设，因为低成本的AI模型将扩大应用场景，需要更多的数据中心来支撑。随着AI技术的不断进步和应用场景的扩大，数据中心之间的数据传输需求也在急剧增加。光收发模块作为数据中心互连的关键组件，其需求量也随之激增。   TrendForce指出，未来AI服务器之间的数据传输将依赖于大量的高速光收发模块，这些模块负责将电信号转换为光信号进行传输，再将光信号转换回电信号进行接收。据统计，2023年400Gbps以上的光收发模块全球出货量已达到640万个，预计到2025年将超过3190万个，年增长率高达56.5%。   01 晶振在光模块中的应用 晶振，即石英晶体振荡器，是电子设备中用于产生稳定振荡信号的元件。在光模块中，晶振的主要作用是提供高精度的时钟信号和频率控制，确保光模块在高速传输时保持稳定性和可靠性。晶振的性能直接影响光模块的传输速率、传输距离、功耗和体积等关键参数。   为满足高速数据传输与处理场景日益严格的时序信号需求低抖动、高精度、高频率、微型化、耐高温的差分晶振产品，为相关应用场景提供高度可靠的时钟解决方案。 高速率与低抖动 随着5G和物联网的普及，对光模块传输速率的要求越来越高。为满足这一需求，光模块内部采用的晶振必须具备高速率和低抖动的特性。如156.25MHz的差分晶振因其低抖动和高稳定性，被广泛应用于高速光模块中，以确保数字信号处理器（DSP）的稳定运行。 小封装与集成化 随着电子产品的微型化趋势，光模块的封装类型也越来越小，设计越来越精巧。为节约PCB空间，晶振选型方面优先采用3225/2520等小尺寸封装,不仅满足高速率、低抖动的要求，还提供多种封装尺寸，以适应不同光模块的设计需求。 工业级温度稳定性 光模块的工作环境复杂多变，对晶振的温度稳定性提出了更高要求。工业级晶振通常能在-40℃至+85℃甚至更高温度范围内稳定工作，确保光模块在各种极端环境下都能正常运行。如差分有源晶振，不仅具有低相位抖动，还满足工业级温度需求，广泛应用于高速光模块中。 02 差分晶振 高频率丨高稳定性丨低抖动丨低功耗丨小尺寸 晶振型号 YSO210PR、YSO230LR、YSO231LJ 光模块应用常用频点 156.25MHz/155.52MHz 差分晶振产品特点   · 高频范围：10 MHz ~2100 MHz · 卓越的相位抖动：最高可达50 fs（@12 KHz to 20 MHz，156.25MHz） · 多种输出方式：LVDS, LVPECL, HCSL · 高精度、高稳定性：提供FS±25ppm的超高精度差分晶振 · 宽广的工作温度范围：-40℃ ~ 85℃、105℃ 或 125℃ · 齐全的封装尺寸：提供从7.0 * 5.0mm到2.5 * 2.0mm之间的封装尺寸，满足PCB设计的灵活性和小型化需求 三款产品规格书    

发表了主题帖： 高精度时间管理的组合搭档：YSN8563 RTC与32.768kHz晶振的协同设计

本帖最后由 YXC扬兴晶振 于 2025-2-18 11:52 编辑 实时时钟（Real-Time Clock，简称RTC）是一种专用的集成电路，用于提供精确的时间基准。32.768kHz晶振因其二进制分频的便利性而称为RTC中最常用的时钟源，确保RTC在各种应用场景中能够提供可靠和准确的时间基准。 根据是否内部集成可以分为内置晶体RTC（Integrated  Crystal RTC）与外置晶体RTC（External Crystal  RTC）。内置晶振RTC一致性更好，但灵活性较低且成本较高；外置晶振RTC设计较复杂，但具备更高的灵活性与更强的适应性。 本文将介绍外置晶体RTC YSN8563搭配 32.768kHz晶振的组合方案。   一、时钟芯片YSN8563介绍 YSN8563是一款为需要高精度时间管理和低功耗应用设计的实时时钟芯片。其核心优势在于卓越的时间保持能力以及较低的电流消耗特性，同时采用I2C总线技术，支持最高400Kbit/s的总线速度，显著提升数据传输效率。YSN8563还具备丰富的功能集，包括但不限于可编程的日历闹钟、定时器和周期性中断功能，为用户提供了灵活且高效的时间控制解决方案。 产品特征：支持报警、定时器与中断功能 · 工作温度：-40℃~+85℃ · 低功耗：0.9μA（典型值） · 供电电压：1.2V~5.5V · I2C总线通信接口 · 内置匹配电容 · 外置晶体：32.768kHz · 封装：SOP8 & TSSOP8 · Pin-to-Pin兼容PCF8563 详细参数： YSN8563由振荡电路（Oscillator）、实时时钟核心（RTC Core）、寄存器（Register）、电源管理（Power Management）、I2C接口（I2C Interface）以及中断输出电路（Interrupt/Fout）等构成。 YSN8563的实时时钟核心主要负责提供精确的时间管理，其时钟信号和频率源由内部振荡电路与外部32.768kHz晶振共同提供。 YSN8563在技术参数和性能方面与PCF8563相当，可以替代。此外有详尽的基础方案设计和技术支持，有助于用户在设计和开发过程中实现更高的准确性和可靠性。 二、32.768kHz晶振匹配方案 晶振是利用石英晶体的压电效应制成的时钟频率器件，主要为电子系统提供高度稳定的时钟信号，实现精准计时，确保系统各部件的同步运行。32.768kHz晶振是一种低频石英晶体谐振器，广泛用于实时时钟（RTC）和其他需要精确时间基准的电子设备中。多种封装形式的32.768kHz晶振，用于满足多样化方案设计需求。 三、RTC YSN8563 + 32.768kHz组合方案 合适的32.768kHz晶振对于确保时钟的准确性与可靠性较为重要。32.768kHz晶振与YSN8563芯片高度匹配，配套方案能够确保RTC系统的精度和可靠性。 以下测试结果展示了RTC YSN8563搭配 32.768kHz晶振实现的时钟频率稳定性。 测试条件： 1、RTC：YSN8563 · YXC外置晶振时钟芯片2、晶振：YST310S · YXC谐振器 · 标称频率：32.768kHz · 封装：3.2*1.5mm · 负载电容：12.5pF3、外挂电容：15pF测试结果：RTC时钟方案频率偏差为-3.8PPM，具备优异的频率稳定性。 YSN8563与32.768kHz晶振组成的时钟方案，能够在低功耗条件下实现精准的时间控制，适用于物联网设备、可穿戴设备、工业自动化系统、汽车电子、远程监控系统、智能电表及医疗设备等各类应用场景。该方案有效提升系统的能效、准确性和安全性，促进相关行业技术进步与产业升级。

发表了日志： 高精度时间管理的组合搭档：YSN8563 RTC与32.768kHz晶振的协同设计

发表了日志： 两个不同频率晶振靠的近会怎样

发表了主题帖： 两个不同频率晶振靠的近会怎样

当两个不同频率的晶振靠得很近时，可能会出现以下几种情况： 一、电磁干扰方面 1.频率牵引（pulling）现象： 晶振是一种压电晶体振荡器，它在工作时会产生一定频率的振荡信号。当两个晶振靠得很近时，它们之间的电磁场会相互影响。如果一个晶振的振荡强度足够大，其产生的电磁场可能会干扰另一个晶振的振荡频率。例如，一个高频晶振产生的较强的交变电磁场，会在另一个晶振的压电晶体上感应出额外的电荷，从而改变其振荡频率。这种现象在一些对频率精度要求极高的电路中是非常不利的，比如高精度的通信设备中的频率源。 - 以一个简单的类比来说，就好像两个相邻的音叉，当一个音叉强烈振动发出声音（相当于晶振产生振荡信号）时，另一个音叉可能会因为空气的振动而产生微弱的共鸣，从而改变自身的振动频率。 2.噪声增加：由于两个晶振的电磁场相互叠加和干扰，会在电路中引入额外的电磁噪声。这种噪声可能会影响到与晶振相关的电路模块的正常工作。例如，在一个包含模拟信号处理电路的系统中，晶振产生的噪声可能会耦合到模拟信号线上，使模拟信号的质量下降，导致信号失真或者信噪比降低。从频谱角度来看，这种噪声会在一定的频率范围内出现，干扰了原本较为纯净的晶振频率信号，使频谱变得杂乱。 3. 信号串扰：两个晶振的信号可能会相互串扰。一个晶振的输出信号可能会通过电磁耦合、电容耦合或者电感耦合等方式，进入到另一个晶振相关的电路路径中。比如，在印刷电路板（PCB）上，如果布线不合理，两个晶振的信号线距离过近，就会导致信号串扰。这种串扰可能会使接收端电路接收到错误的信号，从而导致系统出现错误的操作或者错误的判断。例如，在一个数字电路系统中，串扰信号可能会被误识别为有效的时钟信号或者数据信号，使系统的逻辑出现混乱。 二、机械振动方面（在某些对振动敏感的场景下） 微振动相互影响： 晶振的振荡本质上是一种机械振动（在压电晶体层面）。当两个晶振靠得很近时，它们的机械振动可能会相互影响。一个晶振的振动可能会通过电路板或者外壳等介质传递给另一个晶振，从而改变另一个晶振的振动特性。这种情况在一些对振动较为敏感的高精度测量仪器中尤为重要。例如，在高精度的原子钟等设备中，微小的振动干扰都可能会影响晶振的频率稳定性，进而影响整个设备的计时精度。