回复了主题帖： out出不来

testbench中第54行前面加个always，你这时钟一直为1，结果肯定不对。

加入了学习《FPGA时序约束》，观看 Tcl命令的对象及属性

加入了学习《FPGA时序约束》，观看 Vivado时序约束辅助工具

加入了学习《FPGA时序约束》，观看 实战篇之多周期路径约束

加入了学习《FPGA时序约束》，观看 实战篇之伪路径约束

加入了学习《FPGA时序约束》，观看 实战篇之延迟约束

加入了学习《FPGA时序约束》，观看 实战篇之衍生时钟约束

加入了学习《FPGA时序约束》，观看 实战篇之主时钟约束

加入了学习《FPGA时序约束》，观看 梳理时钟树

加入了学习《FPGA时序约束》，观看 xdc约束优先级

加入了学习《FPGA时序约束》，观看 两种时序例外

加入了学习《FPGA时序约束》，观看 时钟周期约束

加入了学习《FPGA时序约束》，观看 IO约束

加入了学习《FPGA时序约束》，观看 建立时间 保持时间

加入了学习《FPGA时序约束》，观看 时序路径 时序模型

加入了学习《东南大学数字信号处理》，观看 数字信号处理系统的实现（十五）