-
<------补充一下------>
硬盘
2.5寸80GB容量的IDE接口的HDD机械硬盘，硬盘品牌为日立HITACHI，转速4200RPM。按照厂家信息，HDD采用了硅氧盘片，结合液压平衡滚轴系统，确保了数据的安全与稳定，让照片存储更安全放心。
对于厂家的产品系列来讲，更换不同容量的机械硬盘就可以了。
【图】硬盘基本参数
【图】暴力拆解后的盘片（手上没有趁手的工具，暴力拆解）
-
本帖最后由 卿小小 于 2025-1-1 17:10 编辑
【附件】产品说明书《数码相机伴侣王P8100说明书_V1.1.pdf》
-
希望出几款FPGA开发板：
1.Microchip的FPGA，最好带MIPI配件；
2.Xilinx或者Altera的FPGA，低中高端都可以；
3.其他。
-
个人信息无误，确认可以完成测评计划。
-
已确认
-
申请拆解：爱国者硬盘播放器
申请拆解理由：作为一个踏入中年的18+男孩子，从小酷爱各种玩具和电子产品，在过往历史中拆解过“爱国者”相关的电子产品主要是爱国者数码相机和相机伴侣。此次希望借助平台机会，多维度剖析爱国者硬盘播放器，探索使用体验以及主控总成设计等，以图文和视频的方式同大家分享拆解过程。
个人简介：从事硬件及编程开发工作多年，软硬件经验丰富。
-
个人信息无误，确认可以完成评测计划。
-
“大多数时间总线都是空闲”，可能原因之一是USB3317的cache设定不够，以及RTL状态机跳转条件使用计数器。
基于FPGA的USB场景设计，主要应用场景之一是SDR系列产品；USB芯片需要固件，并且基于具体场景来考虑TX-FIFO或者RX-FIFO的大小。
至于其他场景，非必要建议不选用USB接口。基于网口的TCP/UDP传输都比USB接口开发难度要低。
-
貌似是FIFO模块例化出了问题：端口名称写错了，或者对应信号没有有效信号，再或者没有初始化信号状态且未到FIFO模块工作区间。
-
关于”烧写“：
”jtag烧写“是将程序烧录到FPGA内直接运行，应用场景主要是调试；
”flash烧写“是将程序烧录到FPGA外挂的flash内，FPGA在上电时从flash内读取并加载程序，应用场景是发版、量产。
fpga的程序烧写比其他芯片费事吗？
1.对于初学者来讲，fpga的程序烧写比大部分芯片的烧录都要费事;
2.对于已经配置好的环境，可以基于脚本、批处理、python等进行烧录调试，十分便捷；
3.普遍来讲，FPGA的学习周期较长、效益不明显，不如嵌入式或者软件的学习效果立竿见影。
4.特别是随着FPGA应用场景的复杂度提升（例如异构、集成等），需要横向掌握的内容越来越多，但是也越来越有意思。
对于个人来讲，看实际诉求（毕设、课题、工作、兴趣等）决定是否需要学习FPGA。
-
现象：仿真输出一直为x。
原因：在rom.v中，指定了仿真初始化文件为sinABFull256x16Hex.txt；但是你的仿真工程并没有该文件，或者该文件的路径有问题导致初始化失败。
parameter SINE_FILE = "sinABFull256x16Hex.txt"; //正弦波形数据
解决办法：添加初始化文件sinABFull256x16Hex.txt，需要注意路径。如果是Vivado仿真，文件默认路径是“project_1/project_1.sim/sim_1/behav/xsim/sinABFull256x16Hex.txt”。
我这边使用一组递增数初始化rom，得到的仿真波形（三角波）如下：
-
个人信息无误。
-
非常Nice的活动，支持一下。
-
littleshrimp 发表于 2023-11-23 07:27
感谢回复，我后来也找到一些资料，DDR设计还是有很多需要注意点地方。每个品牌的FPGA要求都不太一样，好 ...
确实如你资料所查，DDR3的设计（原理图和Layout）需要一定的技术经验积累。
DDR3允许最多3个BANK（与厂家、型号有关）；
DQ需要与对应的DATA保持在同一个Die/Bank内。
-
FPGA不同BANK之间存在延时，从下面两个维度简单讨论一下：
//------物理因素
每个BANK都有自己的CLB（查找表）和IOB（输入/输出块），它们之间通过高速总线连接。
因此，如果在不同的BANK之间传输数据，则需要考虑到这些延迟。
特别的，当逻辑需要跨Die时，如果布局布线比较拥塞，会大概率出现比较严重的延时。
//------代码因素
代码因素主要考虑时序问题，主要是异步时钟的跨时钟域和同步时钟的传输路径过长两种情景。
这些和代码设计有很强的关联性。
//------额外补充一下DDR3设计的说明：
供电电压符合TRM手册（Technical-Reference-Manul）的接口需求，对于DDR3跨越多个Bank的场景，需要保证供电电压一致。
对于官方的IP，它已经考虑到占用多个Bank的场景，特别是DDR-MIG的接口频率。
设计者需要将精力放在IP参数设置、引脚分配等内容。
-
//------接口类型inout
USB接口使用属于inout接口控制。
看你的模块例化代码，应该是USB2.0的接口。
建议优先学习一下verilog里面inout的用法，再找一下USB接口的仿真。
//------USB接口仿真参考帖子
【中科亿海微EQ6HL45开发平台测评体验】+07.USB测试与仿真（zmj） - 国产芯片交流 - 电子工程世界-论坛 (eeworld.com.cn)
//------问题定位思路
1.首先明确功能需求、芯片控制与verilog代码的连接关系/数据流方向；
2.尝试添加debug信号（Altera和Xilinx都可以添加debug信息）；
3.“ulpi_dir来管理data方向”的思路没有问题，但是要确认逻辑状态与数据流方向是否一致。
-
lansebuluo 发表于 2023-8-17 08:22
上来就是个炫酷的图片，处理效果不错，那图片怎么生成的，感觉很对称
“曼德尔曲线”直接就是这种效果。其他彩条、雪花、单色等格式的视频没有上传效果图。
-
我碰到的一种情形是电源供电能力不足导致reboot卡住，更换PD电源就好了（DC5V - 3A）。
-
火辣西米秀 发表于 2023-7-15 08:42
“昉·星光 2”开发板支持最大4K显示，默认1440P（2K分辨率，2560x1440），
7寸HDMI液 ...
HDMI驱动问题。
-
补发一个上电视频：
[localvideo]126c44a98c70cb12150ed70b3e2d189b[/localvideo]
以拆会友昨天 12:02
前天 17:52
3 天前
12-27
12-26
12-20
11-30
11-07
11-07
05-20
02-03
01-10
01-10
10-11
09-19
08-20
08-08
07-23
06-26
06-20
06-20
12-15
12-05
11-16
11-08
