- 2024-11-15
-
回复了主题帖:
共读入围:《计算机视觉之PyTorch数字图像处理》
个人信息无误,确认可以完成评测计划。
- 2024-11-07
-
加入了学习《2024DigiKey创意大赛二月柳絮大作战项目》,观看 2024DigiKey创意大赛二月柳絮大作战项目
- 2024-07-23
-
回复了主题帖:
高云FPGA USB-HS 速率提不上来
“大多数时间总线都是空闲”,可能原因之一是USB3317的cache设定不够,以及RTL状态机跳转条件使用计数器。
基于FPGA的USB场景设计,主要应用场景之一是SDR系列产品;USB芯片需要固件,并且基于具体场景来考虑TX-FIFO或者RX-FIFO的大小。
至于其他场景,非必要建议不选用USB接口。基于网口的TCP/UDP传输都比USB接口开发难度要低。
- 2024-05-24
-
回复了主题帖:
关于同一个FIFO模块在相同的时序下仿真出两种截然不同的结果
貌似是FIFO模块例化出了问题:端口名称写错了,或者对应信号没有有效信号,再或者没有初始化信号状态且未到FIFO模块工作区间。
- 2024-05-22
-
回复了主题帖:
fpga的程序烧写为什么要两个?
关于”烧写“:
”jtag烧写“是将程序烧录到FPGA内直接运行,应用场景主要是调试;
”flash烧写“是将程序烧录到FPGA外挂的flash内,FPGA在上电时从flash内读取并加载程序,应用场景是发版、量产。
fpga的程序烧写比其他芯片费事吗?
1.对于初学者来讲,fpga的程序烧写比大部分芯片的烧录都要费事;
2.对于已经配置好的环境,可以基于脚本、批处理、python等进行烧录调试,十分便捷;
3.普遍来讲,FPGA的学习周期较长、效益不明显,不如嵌入式或者软件的学习效果立竿见影。
4.特别是随着FPGA应用场景的复杂度提升(例如异构、集成等),需要横向掌握的内容越来越多,但是也越来越有意思。
对于个人来讲,看实际诉求(毕设、课题、工作、兴趣等)决定是否需要学习FPGA。
- 2024-05-20
-
回复了主题帖:
verilog 实现rom,仿真输出一直为x。求助..
现象:仿真输出一直为x。
原因:在rom.v中,指定了仿真初始化文件为sinABFull256x16Hex.txt;但是你的仿真工程并没有该文件,或者该文件的路径有问题导致初始化失败。
parameter SINE_FILE = "sinABFull256x16Hex.txt"; //正弦波形数据
解决办法:添加初始化文件sinABFull256x16Hex.txt,需要注意路径。如果是Vivado仿真,文件默认路径是“project_1/project_1.sim/sim_1/behav/xsim/sinABFull256x16Hex.txt”。
我这边使用一组递增数初始化rom,得到的仿真波形(三角波)如下:
- 2024-02-04
-
回复了主题帖:
健康守护礼的入围名单:脉搏监测健康仪,测出“不觉得”(测评邀请券主场活动)
个人信息无误。
- 2024-01-13
-
回复了主题帖:
免费领脉搏监测健康仪,测出“不觉得”(测评邀请券主场)
非常Nice的活动,支持一下。