- 2025-03-24
-
回复了主题帖:
有些芯片为什么要把批号打掉?
tagetage 发表于 2025-3-24 17:07
高级FPGA是不是禁运? 防止追溯用的吧。。。
有可能
-
回复了主题帖:
有些芯片为什么要把批号打掉?
吾妻思萌 发表于 2025-3-24 13:22
二次售卖 回炉芯片
要不就是ENG偷偷出来卖的
还有就是太老了,
应该不是 客服回复说是新片子
-
回复了主题帖:
有些芯片为什么要把批号打掉?
秦天qintian0303 发表于 2025-3-24 11:56
涂掉就不能追溯了
网上说磨码属于正常情况 不知道靠不靠谱
-
回复了主题帖:
有些芯片为什么要把批号打掉?
qwqwqw2088 发表于 2025-3-24 11:31
主要是避免客户因对产品批次的认知,产生不必要的疑虑或纠纷
就是不让客户拿图片说事
下单买之前要问 ...
某创电话回复 xilinx出的FPGA都会磨码 正规芯片请放心使用
-
回复了主题帖:
有些芯片为什么要把批号打掉?
伟林电源 发表于 2025-3-24 10:45
大概率是库存料,时间有点长了,处理货。
某创电话回复 xilinx出的FPGA都会磨码 正规芯片请放心使用
-
回复了主题帖:
在PCB上直接布DDR颗粒和使用SDIMM内存条哪个布线更容易?
以前总觉得DDR的地址线比较难走,后来发现FPGA的出线也很费劲。
-
回复了主题帖:
在PCB上直接布DDR颗粒和使用SDIMM内存条哪个布线更容易?
huazai5201995 发表于 2025-3-13 22:58
放四颗和8颗颗粒,在容量能满足项目设计需求的话,直接贴到PCB 收益更可观,走线相对短一些,信号完整性更 ...
进一步了解了一下,可能直接贴颗粒更好些。布线难度差别不是很大。
-
发表了主题帖:
有些芯片为什么要把批号打掉?
这是某创的FPGA芯片照片,批号和二维码被“擦”掉了,为什么要这么做呢?
- 2025-03-21
-
发表了主题帖:
XILINX FPGA在设计DDR管脚约束时要求地址使用中间BANK的分析
最近在学习XILINX FPGA关于DDR3/DDR4的一些设计,在网上看了一些别人分享的经验,很多文章都提到如果DDR占用了3个FPGA BANK时地址或者控制管脚必需放在中间BANK这种说法。
但是在实际归划时我发现如果使用Fly-by拓扑,这种地址线从中间出线的方式布线会比较麻烦,它需要绕过两侧数据BANK中的一个,才能更方便的和DDR内存连接。
我看了一些官方的参考设计,在使用DIMM接口的内存条时,地址和控制是分布在中间,这对布线没有什么影响。
但是在使用内存颗粒时地址/控制布线就需要绕过数据BANK,后来我查看了一些官方的参考设计,找到ZCU106的板子,发现它的地址是BANK66,数据是BANK64和BANK65,它的地址不是三个BANK的中间BANK。
这说明地址/控制并不是必需使用中间BANK,那很多文章里提到的使用中间BANK又是怎么来的呢?
我找到《UltraScale Architecture-Based FPGAs Memory IP LogiCORE IP Product Guide (PG150)》这个官方文档,在RLDRAM 3 Pin Rules下找到地址/控制使用中间BANK的说法。
“
Address/control can be on any of the 13 pins in the address/control byte lanes. Address/control must be contained within the same bank. For three bank RLDRAM 3 interfaces, address/control must be in the centermost bank.”
不过这句话只对RLDRAM有效,LPDDR3/DDR3/DDR4下都没有这样的描述。
所以结论是LPDDR3/DDR3/DDR4的地址和控制在选择BANK时不受限制,不需要放置在中间BANK。
这就完事儿了吗?结论下早了,因为我看的是《UltraScale Architecture-Based FPGAs Memory IP LogiCORE IP Product Guide (PG150)》,网上很多资料虽然有的提了UltraScale有的没提,我猜中间BANK这种说法可能是从早期的FPGA规则里延用下来的,我又看了《Zynq 7000 SoC and 7 Series Devices Memory Interface Solutions User Guide (UG586)》发现对于7系列的FPGA,不管是DDR2还是DDR3都是要求地址和控制线在中间BANK的。
所以最后的结论是7系列以前可能一定要求地址和控制必需使用中间BANK,UltraScale除了RLDRAM其它的DDR没有地址和控制必需使用中间BANK的说法。
- 2025-03-20
-
发表了主题帖:
BGA器件使用盘中孔扇出有用过的吗?
最近看到很多手机BGA基本上都是盘中孔扇出,现在立创6层以上也支持过孔填树脂或铜浆。我在之前的BGA封装都使用45度角扇出的方式,不过在高速器件原来的扇出方式会顶层或底层有一顶焊盘到过孔的微带线,使用盘中孔扇出会有很多好处。不过因为没做过,不知道在这种盘中孔扇出会不会有一些潜在的比如在焊接质量、成本或者制造难度方面(比如这盘中孔扇出一搬的PCB厂不能做限制了部分PCB供应商)等等这些问题。
- 2025-03-16
-
回复了主题帖:
【Tang Primer 25K 测评】7、使用DDS IP核实现呼吸灯效果
不错 喜欢这种大马拉小车的玩法
- 2025-03-15
-
回复了主题帖:
FPGA怎么快速入门
怎么快速不清楚 给你提供一个方向吧 如果有C语言基础 先学FPGA基础 再学HLS
-
回复了主题帖:
这是什么器件?
Nubility 发表于 2025-3-15 14:12
塑料里面是不是还封了其他的原件
应该只有线圈
- 2025-03-14
-
回复了主题帖:
MPS离隔板开箱照,量下两个地是否通
打一下耐压:pleased:
-
回复了主题帖:
Altium Designer能批量导出pin delay吗?
qwqwqw2088 发表于 2025-3-14 14:21
用FPGA工具导出FPGA的pin delay的不是PCB物理布局的网络飞线吧
AD不一定支持这种格式
一个1000管脚的FPGA,如果在AD里给管脚一个个设置pin delay工作量太大了。
-
发表了主题帖:
Altium Designer能批量导出pin delay吗?
比如要画FPGA的DDR线,用FPGA工具导出FPGA的pin delay能指导入到Altium Designer的PCB里吗?
-
回复了主题帖:
这是什么器件?
tagetage 发表于 2025-3-13 21:57
查到了在这里回复一下,我也学习学习。。
找到了,BNX016-01,两路5阶 具有ESD保护的EMI滤波器。
- 2025-03-13
-
回复了主题帖:
这是什么器件?
tagetage 发表于 2025-3-13 21:39
这个我还真不知道,但你可以看XILINX开发板的bom表就知道是什么了。
是个好主意
-
回复了主题帖:
这是什么器件?
GUOCI-YAO 发表于 2025-3-13 17:14
有可能是防啸叫的,因为啸叫电容加两个引脚就可以解决啸叫问题。你可以去guoci.cc这个网页里面看看,里面有 ...
好事 谢谢 我了解下
-
发表了主题帖:
海思出了一款颠覆性的ADC
ADI最近推出的AD4030-24 ADC基本上是精密SAR ADC中无敌的存在,我上次参加活动花460多买了一片。国产芯片在数字方面赶超的比较快,不过模拟,不管是精密模拟还是高速模拟基本上都是ADI和TI的天下。没想到今天看到一个新闻,海思居然直接出了一款对标AD4630-24指标的ADC AC9610,什么概念,有种跳过油车直接做电车的感觉。在网上搜这款ADC的型号能找到很多相关新闻,不过有一些已经被删除了,不知道是什么原因。现在不知道这款ADC的消息是不是可靠,以及什么时候能够面向普通消费者出售,一起期待吧。