夏宇闻回复过的主题帖子-电子工程世界

夏宇闻

个性签名：至芯科技——国内领先的FPGA培训机构
FPGA工程师就业班热招中
http://www.zxopen.com

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2015-07-22
  
  scottly 发表于 2015-6-29 14:22 老师，新手刚学FPGA，语法什么的把您的书学了一遍，现在想买一块开发板练习，请老师推荐下xilinx比较好的开 ...
  对初学者而言，无论哪种开发板都差不多，只要与开发板配套的代码能下载，能表演，知道正确的电路行为应该怎样即可，无所谓好坏，只要价格便宜，能运行中小型模块，可以看到自己设计电路系统的运行结果即可。我不想在这里为开发板公司做广告。其实与其配套的培训教材最重要。
2. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2015-07-22
  
  csmxinxin 发表于 2015-7-10 11:46 夏宇闻老师你好，我在用modelsim仿真时出现下面的问题。如果只出现vsim-3601错误，我还能解决。但是他后面 ...
  不知道您的测试平台是如何编写的。估计是测试激励模块写得有些问题。
3. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2015-06-26
  
  okhxyyo 发表于 2015-6-5 16:43 老师您好，我有数模基础，也对硬件描述语言有一定的了解，读书期间有相对比较长的时间进行过FPGA方面的练习 ...
  您不妨去北京至芯科技听几次课或者与至芯科技的学员们交流一下他们通过三个月的正规就业培训掌握了哪些数字系统的设计技术和方法。
4. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2015-06-26
  
  okhxyyo 发表于 2015-6-5 16:43 老师您好，我有数模基础，也对硬件描述语言有一定的了解，读书期间有相对比较长的时间进行过FPGA方面的练习 ...
  您不妨去北京至芯科技听几次课或者与至芯科技的学员们交流一下他们通过三个月的正规就业培训掌握了哪些数字系统的设计技术和方法。
5. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2015-05-06
  
  laodaziri 发表于 2015-5-6 10:52 夏老师我用的是DE2-115开发板通过D5M摄像头提取图像并对图像进行处理想达到躲避障碍物的目的如果背景图像是静态的还好处理可是我做的是动态的摄像头去提取图像从而去躲避障碍物不知道夏老师有什么方法吗
  我在机器人视觉方面从来没有进行过研究，所以很难帮助您。望您查阅有关机器人视觉的技术资料，理解视频图象的解读和障碍物距离计算算法。这个问题必须在请教计算机视觉专家，彻底理解算法后，用C语言对每帧图象数据进行软件计算的仿真后，证明算法是有效的，才能开始硬件设计。
6. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2015-05-01
  
  masonson 发表于 2015-3-9 10:29 # ** Error: (vsim-3601) Iteration limit reached at time 1050 ns. 这个问题咋解决？
  错误提示：在1050ns时刻，迭代次数极限超界。这个问题是在仿真还是在综合哪个阶段发生的？
7. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2015-05-01
  
  chenhaochang 发表于 2015-2-8 00:29 夏老师您好：我刚刚入门FPGA不久，最近在用Xilinx V5 里的CARRY4搭延时线。但是不知道是不是CARRY4 里面的 look ahead carry结构的影响，延时线的输出并不理想，比如D-FF采样后会有气泡，同时感觉CARRY4 里面四个delay cell 的传播延时也不是线性的。所以能不能麻烦您看看是不是因为这个特殊结构造成的。如果是的话能不能关掉这个功能呢？？
  您为什么不能用移位寄存器产生线性的延迟呢？这样做应该是非常容易的。当然你要用锁相环产生更高的时钟频率，作为延迟量的基本计量单位。
8. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2015-05-01
  
  硬菜发表于 2015-4-19 17:33 老师，我现在想学习Verilog HDL 语法，但是不知道选择哪本书，您能推荐一本吗？
  如果想做数字系统设计，我建议您购买我编写的“Verilog 数字系统设计教程”。如果还要编写参数化模块，建立IP仿真模型库等开发工具内部常用的组件模型，最好购买我翻译的美国作者Samir Palnitkar 的书“Verilog HDL数字设计和综合” 。
9. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2015-05-01
  
  ThisOneGood 发表于 2015-3-13 15:45 表示api已找到，发现每次都是在发帖之后就灵光一现解决问题
  您是一个刻苦努力有自信心的好学生，我相信您一定能在数字系统设计中做出成绩！其实实践是最好的老师，认真看书，查阅资料，反复思考，再加上勇于实践，肯花时间，积极交流，一定能战胜困难更上一层楼。
10. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2015-05-01
  
  hct627 发表于 2015-4-30 09:16 老师您好，我读到您的《verilog 数字系统设计教程》例15.1时，自己编写了一个状态转换图，并编写程序，仿真结果与书中结果一样，但少了F、G状态，不知是否合理？
  少了两个状态说明您对设计要求的理解还有不完整的地方。假如序列是10010您能检查出来，但如果序列是10010010，您是否能检查出里面有两个10010序列呢？
11. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2015-05-01
  
  硬菜发表于 2015-4-19 17:33 老师，我现在想学习Verilog HDL 语法，但是不知道选择哪本书，您能推荐一本吗？
  如果想做数字系统设计，我建议您购买我编写的“Verilog 数字系统设计教程”。如果还要编写参数化模块，建立IP仿真模型库等开发工具内部常用的组件模型，最好购买我翻译的美国作者Samir Palnitkar 的书“Verilog HDL数字设计和综合” 。
12. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2015-05-01
  
  ThisOneGood 发表于 2015-2-2 16:02 非常感谢您前面的指导，我又有了一个有点具体的问题是关于13.1中TSE三速以太网的使用的。 1、我想知道使用avalon-st接口送入这个MAC时，有没有什么帧结构需要满足。如下图所示，我发送的数据是0x1234ee05,0x22222222,0x33333333,0x44444444。。。0xDD000000，但可以看到经过mac的发包中包含7个字节的前导头55，1个定界符0xd5，之后的第一个数据竟然是0x1234，而0xee05没有了，发包自环之后收到的st数据也是没有0xee05的，我想知道是什么原因？ 2、测试中我把0x44444444换成0x44004444，环回后无任何数据只收到一个eop，像是收帧错误直接用eop结束，按说这应该跟数据没关系啊？ 3、我看datasheet中mac帧结构定界符后面是收发的ip地址，但这个核出来并没有这个字段？
  我已经老了，又不在工作现场，对您提出的特别具体的问题很难指导。关于您这个问题我说的不一定正确，但肯定可以给你一些启发。因为我没有花时间研究过MAC的通信协议，所以不好乱说。我觉得您对通信协议应该反复理解多次，直到肯定没有任何疑问后才开始实际操作。您发送的数据是如何产生的？是您设置地址和数据后由软件系统自动产生的还是直接用硬件产生的? 根据我在数据传送工作中的经验，一般情况下，数据段后面都有校验码，接收正确后这些校验码就被接收程序去除了，只剩下有价值的数据。不知道您的情况是否也是这样。由于身体和视力等原因，我很久没有看电子工程世界，也没有注意专栏上的问题，直到最近，编辑通知我后，我才知道有同学在专栏上提出上问题，非常抱歉。
13. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2015-01-23
  
  本帖最后由夏宇闻于 2015-1-23 14:09 编辑
  ThisOneGood 发表于 2015-1-23 09:36 夏老师您好：我刚刚接触SOPC，用的是Cyclone 5的SoCKit，目前对这个平台有了一定的了解。在这个系统下，HPS端可以不管底层而仅作app的开发，那我不明白的是对于FPGA来说，如何开发属于自己的“app”。FPGA接入soc的IP核都是通过avalon-MM主从接口进行交互，那如果我自己的一段程序得出的一些数据，要如何接入到这个系统内呢？总不能自己实现MM吧？您如果亲自设计过硬件外部设备与处理器之间的数据交流，您就知道怎么办了。==============================================================================
  夏宇闻回答：
  一般情况下您自己设计的硬件要在存储区内开辟一个区域，用这块区域与CPU交换数据。换言之，CPU要通过写这个区域的某几个地址告诉您的硬件如何配置硬件，干什么事情，到那里去取数据，计算完后数据放在哪里，如何通知CPU来取，怎样才算CPU命令硬件开始干活。这些具体细节必须以文件的形式记录下来，与其他设计者配合完成。如果您自己一个人做，也必须分开做。互动的配合有许多方法，可以用中断，也可以用轮流，也可以有优先权，或者用定时器启动。。。。凡是您可以想象到的都可以用来实现数据交流。关键是满足工程上时间响应的需求，并降低成本。这些一般通过编写一段存储器读写程序，经过编译后，存入CPU可以访问的存储器，用主程序在合适的时机启动，通过写/读存储器实现与自己设计硬件的沟通，没有什么特殊的手段。另外您的FIR硬件系统没有做好，很可能与您的数据精确度有关系，硬件仿真通常用整数，而MatLab一般用浮点数，计算的精确度不够，正确的物理现象不能体现出来。您应该先用定点数在mathlab上做通了波形对了后再用硬件描述系统。
14. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2015-01-23
  
  阡陌丶莫璃发表于 2015-1-1 17:56 老师你好，我有一个vHDL程序是分还几个写成的，组成了原理图。现在想要把几个程序合并成一个，不用原理图表示了。要怎么做啊
  只要编写一个顶层模块，在里面实例引用您分别写好的小模块，把互相连接的输入输出引脚连接正确后，再把需要与顶层外连接的输入/输出接口定义好即可。
15. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2014-12-26
  
  伤剑使者发表于 2014-12-6 17:07 从很早就想学习FPGA了，暑期时也算是学了一点，总是不能系统的学习，学习的进程特别慢，买了夏老师的书，还是只是停留在前面几章的语法知识部分，都快六个月，还是觉得自己什么都没学到。。。。
  小草同学:
  学习FPGA设计要结合具体项目才有比较好的收获。FPGA是实现复杂数字系统的最佳途径，与FPGA对话要通过Verilog语言，所以学习Verilog语言非常重要。而Verilog描述的是数字逻辑硬件，所以您必须了解数字系统的构成，例如什么是组合逻辑，什么是时序逻辑，状态机的作用，触发器的逻辑功能，多路器，译码器，比较器，加法器，乘法器等基本硬件组件。真正掌握这些组件，并用它们构成自己所需要的系统必须通过操作实际电路才能理解。学校里的选修课课时太少，没有时间练习，想要掌握比较困难。所以必须自己花费大量时间动手动脑，才能逐步掌握。如果您有足够的时间，也愿意吃苦，可以参加FPGA设计培训班，只要您不怕困难刻苦学习，一般情况下，经过100天的专业训练，就能达到设计公司的入职门槛。如果是研究生起薪一般在6000元以上。三个月的工资就可以偿还培训班的贷款。我现在在至芯科技担任FPGA设计就业班的培训工作，您不妨了解一下该培训班的就业情况，作出自己的决定。
  祝学习顺利，身体健康
  夏宇闻
16. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2014-12-26
  
  ThisOneGood 发表于 2014-12-25 16:11 您好：我使用quartus11.0编译别人的某工程时，不能生成sof和pof文件，最后给出的warning是 Can't generate output files. Specify command-line options to generate output files, or update EDA tool settings using GUI or Tcl script. 但是我自己的工程都没问题出现这种情况有哪些可能呢？是某些ip新老版本不兼容？或者工具破解不对？
  您的假设都有可能。他综合时的工具设置很可能与您的不同。也可能您工具的使用权还没有被完全破解。
  总之，他也许使用了一些或者几个综合指令，这些综合指令没有写在RTL源代码中, 而是用工具的选择项，实现的。而您并不知道他的选择项是什么，所以您无法实现他的设计。
17. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2014-12-26
  
  荒漠小草发表于 2014-12-5 14:47 老师您好，我是一名研究生，现在正在学习FPGA，初步学习了FPGA开发板上的一些外围设备和代码例程，但是现在不知该怎样继续深入学习，怎样真正提高自己的能力？感觉到很迷茫？希望夏老师指点一下？谢谢老师！
  
  小草同学:
  学习FPGA设计要结合具体项目才有比较好的收获。FPGA是实现复杂数字系统的最佳途径，与FPGA对话要通过Verilog语言，所以学习Verilog语言非常重要。而Verilog描述的是数字逻辑硬件，所以您必须了解数字系统的构成，例如什么是组合逻辑，什么是时序逻辑，状态机的作用，触发器的逻辑功能，多路器，译码器，比较器，加法器，乘法器等基本硬件组件。真正掌握这些组件，并用它们构成自己所需要的系统必须通过操作实际电路才能理解。学校里的选修课课时太少，没有时间练习，想要掌握比较困难。所以必须自己花费大量时间动手动脑，才能逐步掌握。如果您有足够的时间，也愿意吃苦，可以参加FPGA设计培训班，只要您不怕困难刻苦学习，一般情况下，经过100天的专业训练，就能达到设计公司的入职门槛。如果是研究生起薪一般在6000元以上。三个月的工资就可以偿还培训班的贷款。我现在在至芯科技担任FPGA设计就业班的培训工作，您不妨了解一下该培训班的就业情况，作出自己的决定。
  祝学习顺利，身体健康
  夏宇闻
18. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2014-12-03
  
  猪哥靓1991 发表于 2014-12-2 21:44 夏老师你好：我在写testbench读取文件数据到寄存器时如果读取的是1位二进制数据则是正确的，代码、读取结果和数据格式如图1、2、3。如果是读取8位二进制数据则提示错误：Failed to open readmem file “XXX” in read mode. No such file or directory. 查了很多资料众说纷纭还是没有解决，请夏老师指点一下，代码、结果和数据格式如图4、5、6.我自己现在是怀疑数据格式是不是有固定格式，如果有格式是什么格式
  您的数据文件名必须与您代码中需要打开的文件名一致。4，5，6，图片中的文件名是什么？应该都是IP.dat
19. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2014-12-03
  
  loganhe 发表于 2014-12-1 13:06 谢谢老师，这是应该做的。老师无论是在治学，做人方面，都是我们的榜样。我现在到珠海新的公司上班快三个月了，一切都还好。祝愿老师保重身体。
  祝贺学长到珠海新公司后，工作顺利，身体健康，幸福快乐！
20. 你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ 1776/765339 FPGA/CPLD 2014-12-03
  
  本帖最后由夏宇闻于 2014-12-3 17:14 编辑
  masonson 发表于 2014-12-2 14:22 夏老师,像我还不太熟悉Modelsim的情况下，需要把simulink 以及DSP buider 搭建模型应用到Modelsim仿真去，应该看哪本书？我找了一下，关于Modelsim 的有一本，但是重心不在这Altera的DSP应用上。
  您应该进一步熟悉ModelSim工具。找到工具中联网搜寻的工具栏，用simlink做关键词，找到自学教程和使用说明书的详细文档。然后认真阅读有关举例，仔细阅读说明书，两者必须结合。通过阅读说明书，搞清楚网页举例中的每个细节，再扩展到您自己设计的系统中。当然您要有比较强的英文技术资料阅读能力、计算机操作的基础知识、有关ModelSim操作的深层次知识和技巧、以及Simlink的基础知识。搜寻这些资料必定用到关键词SimLink, DSP builder等，先找到自学教程，再一步一步地深入。当然关于DSP的算法等数学问题又是另外一方面的问题了。很有可能您不得不请教有关应用数学领域的老师或者与他合作来深入理解算法，并简化算法，也可能要请教数字处理架构方面的工程专家，这样的专家国内非常少，所以您必须参考国外数字系统结构方面专著，认真学习，大胆实践。

统计信息

已有403人来访过

芯积分：--
好友：--
主题：--
回复：699

留言

wangjie112203 2018-4-7: 夏老师您好！我是来自东南大学自动化学院的博士研究生，硕士期间由于项目需求第一次接触到FPGA，零基础入门，学习的便是您的Verilog语法教程，现如今涉及过的FPGA项目已有好几个，但都没有静下心来仔细研究过FPGA，平时的设计也大多是基于STM32系列和MSP430系列单片机，关于FPGA方面还有很多欠缺的地方，不知您能否推荐一些有效的学习资料，叨扰！

夏宇闻 2015-5-1: 欢迎暑假能见到您！

李阔 2015-3-21: 尊敬的夏老师，您好，我是一所普通本科二年级的学生，最近把Verilog学完了，刚开始了FPGA，还准备大二暑期去至芯科技去参加培训，这次参加全国大学生电子设计竞赛，虽然可能用到FPGA的不多，但以后肯定会用到的，我也再此下军令状，一定会在这条路上一直走下去，找到一个好的工作。

gfwrgvreb 2014-11-21: 老师好，请问FPGA行业现在怎么样啊

hanchengjian 2014-4-23: 夏老师好，最近我在研究FPGA。。在NI官网买了NI Single-Board 9606 板子，但是只有裸板，没有任何连接线，板上面有个接口，是240-pin, 40 x 6 pos.,high hensity open pin field SEARAY，有240个IO口，推荐用Samtec,SEAM-40-03.0-S-06-2-A-K-TR 连接器，请问，老师有没有使用过，我不知道怎么去买这个转接线，IO口都很小，改怎么转接，难道要自己做一个转接板吗?

伤城岁月 2013-4-18: 尊敬的夏老师，您好，我刚刚被西安电子科技大学的集成电路设计研究生录取，在离开学还有三个月的时间里，我想好好的学习数字集成电路设计，您的那本经典的书已经买了，因为我本科的基础不是太好，可能学起来有点吃力。但是我一定会踏踏实实的学习，一步一步走。夏老师您能给我一些学习建议吗？顺便再此给自己下个军令状：我一定在这条路上坚定不移的走下去。

夏宇闻 2013-3-1: 也祝您新年快乐! 我今天在电子工程的博客上第一次留言了。

lxttian 2013-2-22: 老师新年快乐

LxiaoseI 2012-3-26: 最近在看您的书

查看全部

夏宇闻

最近访客

统计信息

留言

推荐博文