静风子回复过的主题帖子-电子工程世界

静风子

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. LTC2325-16的采样问题 12/4275 Altera SoC 2021-03-29
  
  littleshrimp 发表于 2021-3-28 19:40 如果你的硬件没问题软件使用官方的不应该读不出数据试试不对官方代码做修改，使用50MHz输入不倍频试 ...
  能否给个联系方式，私聊一下？
2. LTC2325-16的采样问题 12/4275 Altera SoC 2021-03-28
  
  littleshrimp 发表于 2021-3-26 20:53 你直接用的官方源码吗？有没有自己改动的地方？
  增加了一个将50 MHz倍频到110 MHz的IP核，其余的一些管脚，例如SCK_GND，CLKOUT，CLKOUT_GND由于硬件设计者将相应的管脚悬空，因此并未连上
3. LTC2325-16的采样问题 12/4275 Altera SoC 2021-03-26
  
  littleshrimp 发表于 2021-3-26 02:03 极性反了吧，你看下数据手册
  两种我都试过了，都是一样的结果
4. LTC2325-16的采样问题 12/4275 Altera SoC 2021-03-25
  
  littleshrimp 发表于 2021-3-25 18:19 CNV引脚的信号是什么样的
  第一张图抓取的CNV_EN就是输入~CNV的信号
5. LTC2325-16的采样问题 12/4275 Altera SoC 2021-03-25
  
  littleshrimp 发表于 2021-3-25 18:19 CNV引脚的信号是什么样的
  就是里面的CNV_EN啊，30+ns的低电平，不到170ns的高电平
6. LTC2325-16的采样问题 12/4275 Altera SoC 2021-03-25
  
  littleshrimp 发表于 2021-3-25 13:48 CNV信号硬件怎么设计的？
  直接连接到FPGA的管脚
7. 2000元的麦克风RODE NTG4+拆解 15/6854 综合技术交流 2021-03-22
  
  您好，能否给个联系方式？
8. zynq开发板教程互换 8/2900 FPGA/CPLD 2018-11-25
  
  怎么联系你