登录注册
标准的VGA时序,在FPGA编写模块时可以作为参考
下载次数 17次 资源类型 应用文档 上传时间 2017-10-22
非常详细的Verilog课件
下载次数 5次 资源类型 教程及课件 上传时间 2017-10-22
详细介绍了Verilog中的阻塞赋值与非阻塞赋值,并通过实例介绍的方式来理解两者的不同。
下载次数 0次 资源类型 应用文档 上传时间 2017-05-30
月涌大江流
哈哈哒哒
art0213156
惠美丽
tclin08
ninews
吴世勋
< 1/2 >
已有19人来访过
留言
现在还没有留言