loganhe 发表于 2014-5-13 19:41 我简略尝试回复一下： 你要实现在逻辑还是如下的逻辑，只是如何做才能符合已有的规则及规范。因为延迟一 ...

感谢前辈指点，受益匪浅

loganhe 发表于 2014-4-21 13:18 您好，从您的程序看，确实有锁存器latch. assign temp = (rst==0)?0:((count==3'b100)?temp1:temp); 这 ...

谢谢前辈，组合逻辑赋原值的话，是不是放在寄存器里寄存一拍还是另有办法，我的想法是在assign语句下面寄存temp一拍，麻烦您指点一二，具体可以怎么操作

你好，夏老师，我这边编译总是出现一个warning：Found 2-bit latch for signal .可是我程序中根本没有对temp变量用case或if处理，不知道问题出在了哪里，影响最后的结果吗？还望指点一二 module ppm_de(y,x,rst,clk); output y;        input x;        input rst; input clk; wire [1:0] temp; reg [2:0] count; reg[1:0] temp1; assign temp = (rst==0)?0:((count==3'b100)?temp1:temp); assign y = (count

ddddddddddddddddddd

dddddddddddddddd

........................

童鞋能给我发一份吗？我已经没金币了，正需要这些东西额，787490353@qq.com，感谢

LZ，给我发一份吧，我木有金币了，787490353@qq.com,谢谢哦

LZ，给我发一份吧，我木有金币了，谢谢哦

本帖最后由 paulhyde 于 2014-9-15 03:27 编辑 帮顶，希望大家有想法可以分享下  

..............................

...........