太贵了吧！！

运行破解软件时右键以管理员身份运行

支持一下

学习一下

没解决啊 发了这么久 都没个人回应 都 7，8天了

就是 flow_out flow_in 不连接时low_num输出为0 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5 6 7 8 9 0 2..... 而flow_out flow_in 连接时low_num输出为0 1 2 3 4 5 6 7 8 9  1 2 3 4 5 6 7 8 9 1 2.....

思路是这样的 my_state是个状态机 0-9循环 到9时flow_out输出为1 flow_out作为inst状态机的时钟信号 使inst从 0-5 循环

这是my_state源程序：（显示0-9） library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity my_state is port (        clk: in std_logic;                 flow_out:out std_logic;                 show:out std_logic_vector(3 downto 0));                                 end;                architecture one of my_state is type mystate is (s0,s1,s2,s3,s4,s5,s6,s7,s8,s9,s10); signal current_state,next_state :mystate; begin process (clk) begin flow_out show

看看是否有用

就是在signaltab II 里的这种显示方法 在仿真里怎么设置？ [ 本帖最后由 wzyuliyang 于 2011-11-24 12:08 编辑 ]