小an

    1. 试试
    2. 关于阻抗匹配的问题 5/3743 PCB设计 2015-06-17
      625895293 发表于 2015-6-15 12:41 刚才看了您的PCB,如图,这就算是阻抗匹配吗?阻抗匹配还用计算吗?这一段应该是差分走的线吧?
      对于这种短线,基本上不会存在阻抗匹配的问题,除非信号频率实在太高。
    3. 楼上正解
    4. 新书封面定型了!!! 17/3155 FPGA/CPLD 2015-06-12
      是基于哪个平台的呢?
    5. 属于国产的51单片机系列
    6. 外面卖的小超声波模块一般准确度不高,而且测量范围很有限。
    7. 这个我是深有感触,当初用TI的ONET4201,焊完后用万用表二极管档检查虚断虚短发现有两个引脚总是和电源短路,因为是QFN封装的所以一直以为是自己焊功不行没焊好,再焊一块同样的问题。最后仔细看数据手册才发现这两引脚是用50欧姆电阻上拉的,测了下我用的万用表二极管档,发现在100欧姆内都会响。
    8. 求助为什么2812外部RAM读写速度提不高? 6/4686 微控制器 MCU 2015-03-09
      我的问题,最后判断应该是每两次写外部RAM之间要执行的语句比较多。因为操作外部RAM需要计算存放地址,还要判断是不是存足16K数据了,从汇编看需要执行7条语句,加上RAM存取本来就至少要有3个周期的等待时间,所以最后导致速度慢。至于50MHz的最大速度,我的理解是这样的。TI的例程和手册都在讲把程序放到外部RAM运行,这时候可能不需要CPU耗费时钟周期来计算存放地址,因为PC都是自动指向下一条要执行的代码的。
    9. 求助为什么2812外部RAM读写速度提不高? 6/4686 微控制器 MCU 2015-03-09
      jishuaihu 发表于 2015-3-9 09:23 没有测试过这个东西,也没有关注过。感觉测试方法没有问题 void InitXintf(void) { #if DSP28_F2812     // This shows how to write to the XINTF registers.  The     // values used here are the default state after reset.     // Different hardware will require a different configuration.     // For an example of an XINTF configuration used with the     // F2812 eZdsp, refer to the examples/run_from_xintf project.     // Any changes to XINTF timing should only be made by code     // running outside of the XINTF.     // All Zones---------------------------------     // Timing for all zones based on XTIMCLK = 1/2 SYSCLKOUT     XintfRegs.XINTCNF2.bit.XTIMCLK = 1;     // No write buffering     XintfRegs.XINTCNF2.bit.WRBUFF = 0;     // XCLKOUT is enabled     XintfRegs.XINTCNF2.bit.CLKOFF = 0;     // XCLKOUT = XTIMCLK/2     XintfRegs.XINTCNF2.bit.CLKMODE = 1;     // Zone 0------------------------------------     // When using ready, ACTIVE must be 1 or greater     // Lead must always be 1 or greater     // Zone write timing     XintfRegs.XTIMING0.bit.XWRLEAD = 3;     XintfRegs.XTIMING0.bit.XWRACTIVE = 7;     XintfRegs.XTIMING0.bit.XWRTRAIL = 3;     // Zone read timing     XintfRegs.XTIMING0.bit.XRDLEAD = 3;     XintfRegs.XTIMING0.bit.XRDACTIVE = 7;     XintfRegs.XTIMING0.bit.XRDTRAIL = 3;     // double all Zone read/write lead/active/trail timing     XintfRegs.XTIMING0.bit.X2TIMING = 1;     // Zone will sample XREADY signal     XintfRegs.XTIMING0.bit.USEREADY = 1;     XintfRegs.XTIMING0.bit.READYMODE = 1;  // sample asynchronous     // Size must be 1,1 - other values are reserved     XintfRegs.XTIMING0.bit.XSIZE = 3;     // Zone 1------------------------------------     // When using ready, ACTIVE must be 1 or greater     // Lead must always be 1 or greater     // Zone write timing     XintfRegs.XTIMING1.bit.XWRLEAD = 3;     XintfRegs.XTIMING1.bit.XWRACTIVE = 7;     XintfRegs.XTIMING1.bit.XWRTRAIL = 3;     // Zone read timing     XintfRegs.XTIMING1.bit.XRDLEAD = 3;     XintfRegs.XTIMING1.bit.XRDACTIVE = 7;     XintfRegs.XTIMING1.bit.XRDTRAIL = 3;     // double all Zone read/write lead/active/trail timing     XintfRegs.XTIMING1.bit.X2TIMING = 1;     // Zone will sample XREADY signal     XintfRegs.XTIMING1.bit.USEREADY = 1;     XintfRegs.XTIMING1.bit.READYMODE = 1;  // sample asynchronous     // Size must be 1,1 - other values are reserved     XintfRegs.XTIMING1.bit.XSIZE = 3;     // Zone 2------------------------------------     // When using ready, ACTIVE must be 1 or greater     // Lead must always be 1 or greater     // Zone write timing     XintfRegs.XTIMING2.bit.XWRLEAD = 3;     XintfRegs.XTIMING2.bit.XWRACTIVE = 7;     XintfRegs.XTIMING2.bit.XWRTRAIL = 3;     // Zone read timing     XintfRegs.XTIMING2.bit.XRDLEAD = 3;     XintfRegs.XTIMING2.bit.XRDACTIVE = 7;     XintfRegs.XTIMING2.bit.XRDTRAIL = 3;     // double all Zone read/write lead/active/trail timing     XintfRegs.XTIMING2.bit.X2TIMING = 1;     // Zone will sample XREADY signal     XintfRegs.XTIMING2.bit.USEREADY = 1;     XintfRegs.XTIMING2.bit.READYMODE = 1;  // sample asynchronous     // Size must be 1,1 - other values are reserved     XintfRegs.XTIMING2.bit.XSIZE = 3;     // Zone 6------------------------------------     // When using ready, ACTIVE must be 1 or greater     // Lead must always be 1 or greater     // Zone write timing     XintfRegs.XTIMING6.bit.XWRLEAD = 3;     XintfRegs.XTIMING6.bit.XWRACTIVE = 7;     XintfRegs.XTIMING6.bit.XWRTRAIL = 3;     // Zone read timing     XintfRegs.XTIMING6.bit.XRDLEAD = 3;     XintfRegs.XTIMING6.bit.XRDACTIVE = 7;     XintfRegs.XTIMING6.bit.XRDTRAIL = 3;     // double all Zone read/write lead/active/trail timing     XintfRegs.XTIMING6.bit.X2TIMING = 1;     // Zone will sample XREADY signal     XintfRegs.XTIMING6.bit.USEREADY = 1;     XintfRegs.XTIMING6.bit.READYMODE = 1;  // sample asynchronous     // Size must be 1,1 - other values are reserved     XintfRegs.XTIMING6.bit.XSIZE = 3;     // Zone 7------------------------------------     // When using ready, ACTIVE must be 1 or greater     // Lead must always be 1 or greater     // Zone write timing     XintfRegs.XTIMING7.bit.XWRLEAD = 3;     XintfRegs.XTIMING7.bit.XWRACTIVE = 7;     XintfRegs.XTIMING7.bit.XWRTRAIL = 3;     // Zone read timing     XintfRegs.XTIMING7.bit.XRDLEAD = 3;     XintfRegs.XTIMING7.bit.XRDACTIVE = 7;     XintfRegs.XTIMING7.bit.XRDTRAIL = 3;     // double all Zone read/write lead/active/trail timing     XintfRegs.XTIMING7.bit.X2TIMING = 1;     // Zone will sample XREADY signal     XintfRegs.XTIMING7.bit.USEREADY = 1;     XintfRegs.XTIMING7.bit.READYMODE = 1;  // sample asynchronous     // Size must be 1,1 - other values are reserved     XintfRegs.XTIMING7.bit.XSIZE = 3;     // Bank switching     // Assume Zone 7 is slow, so add additional BCYC cycles     // when ever switching from Zone 7 to another Zone.     // This will help avoid bus contention.     XintfRegs.XBANK.bit.BANK = 7;     XintfRegs.XBANK.bit.BCYC = 7;    //Force a pipeline flush to ensure that the write to    //the last register configured occurs before returning.    asm(" RPT #7 || NOP");     #endif } 这个是我用的初始化函数,帮忙测一下呗
      这个就是TI官方例程的配置,肯定没问题。其实如果是这个配置的话,到时候调不调用这个初始化函数都一样,因为2812上电时默认就是这个配置。
    10. 求助为什么2812外部RAM读写速度提不高? 6/4686 微控制器 MCU 2015-03-07
      测量外部ram各引脚上的信号,发现CE和WE的确只有2MHz多点,那么应该是2812产生的信号有问题
    11. f28035和f2812的中断 10/6771 微控制器 MCU 2015-01-21
      我好像从没遇到过中断不能嵌套的MCU
    12. MAX232的工作程序里必须要有中断吗 6/3337 stm32/stm8 2015-01-13
      用示波器看看MAX232的信号先,如果传输数据时MAX232信号正确,那么应该是软件问题。至于中断,不知道你指的是串口的中断线还是程序里的中断?一般串口是不需要什么中断线什么的,RXD、TXD足矣。
    13. caijianfa55 发表于 2015-1-13 09:45 这个是芯片手册里的,不就是供电电源范围吗?还有请问一下9针串口悬空的引脚都接地了会出问题吗?我现在用的连接线是USB转串口线,芯片还是用的这个RS232协议吗?
      照你这么说,我给MAX232供电-0.3V也能工作?请看清楚数据手册,absolute maximu ratings是芯片不损坏的情况,recommended operating conditions才是芯片工作的情况
    14. 【我与TI的结缘】——LaunchPad一路走来 4/2827 TI技术论坛 2015-01-12
      写的不错
    15. 本帖最后由 小an 于 2015-1-12 20:25 编辑
      caijianfa55 发表于 2015-1-12 10:46 芯片不用换可以吗?我看MAX232的供电电源范围是-0.3V-6V,所以我直接给它供3.3V的电应该就可以吧?
      你理解错了,这个-0.3V~6V是absolute maximu ratings,也就是芯片不致损坏的范围,但绝不是工作范围,根据数据手册MAX232供电电压必须是5V±10%。 建议换成MAX3232,引脚兼容的,知识外围电容大小要改,那个电源也得改成3.3V
    16. 这样肯定不行的,3.3V的DSP管脚不能承受5V输入。建议用MAX3232替换MAX232,5V电源输入改为3.3V,并且改相应的电容即可
    17. 上海人口已经超负荷了 15/4040 聊聊、笑笑、闹闹 2015-01-05
      明年就去上海工作了
    18. keil中xdata变量问题 8/6737 51单片机 2015-01-03
      没试过51扩展外部RAM,但一般内部RAM初始化是0外部RAM初始化值是不确定的,需要在声明时或使用前初始化,至少我用DSP外扩RAM时是这样。
    19. LM2623启动电压偏高 16/5408 LED专区 2014-12-18
      qwqwqw2088 发表于 2014-12-17 09:12 看了一下这个芯片的datasheet 内部框图 测量一下8脚是个什么东西,这个可以判断带载时是否片子正常工作没有。感觉明显是带载能力不够,还是把电感参数好好调整一下 另外,布板或者实验板请检查参考datasheet的
      谢谢您的建议,我已经测过,这个引脚的电压就是电池电压,判断应该是内部pwm没工作。
    20. LM2623启动电压偏高 16/5408 LED专区 2014-12-16
      dontium 发表于 2014-12-15 22:14 http://64.233.187.104/#newwindow=1&q=1.2V%E5%8D%87%E5%8E%8B3.3V
      谢谢您的回答,其实这个百度知道我也看过,我现在手头就有LTC3401并且测试也没问题,但LTC3401的价格有点贵,到时候量产不太合适。um3433电流还是不够大,因为产品体积有限要求只能用一节1.2V镍氢电池供电,达不到0.2A的输出。我最后找到一个芯片XC9128,据说是取代LTC3401的,价格便宜一半以上,过段时间买几片测试一下。LM2623出现问题我实在没预料到,本来以为符合数据手册的参数就没问题了,看来以后看数据手册得仔细些。

最近访客

< 1/1 >

统计信息

已有271人来访过

  • 芯积分:10
  • 好友:3
  • 主题:28
  • 回复:302

留言

你需要登录后才可以留言 登录 | 注册


易兮水 2012-8-13
我擦咧,已经有两次没有连续访问了~~~
查看全部