jakysun

  • 2024-06-02
  • 发表了主题帖: 求助 FPGA assign赋值混乱

    求助 FPGA assign赋值混乱 下面为简单的描述下问题: moudle a( .... output [15:0] rd_data; inout [15:0]    sdram_dq ); assign rd_ack = state == S_READ; assign rd_data = rd_ack ? sdram_dq : 16'b0; endmodule 用signaltrap 抓信号。rd_ack 为1时。sdram_dq中抓到数据正确。 为何 rd_data中抓到的数据就乱了呢?

最近访客

< 1/1 >

统计信息

已有3人来访过

  • 芯积分:9
  • 好友:--
  • 主题:1
  • 回复:0

留言

你需要登录后才可以留言 登录 | 注册


现在还没有留言