33566

动态 发布 点评 好友 关于
  • 主题 回复 课程 资料 参考设计 电路图 文章 博客
    1. 成功使用ZYNQ驱动LTC2325-16 39/11673 FPGA/CPLD 2022-03-28
      littleshrimp 发表于 2022-3-28 11:34 我理解的CLKOUT是为了方便在DDR模式下读取数据用的。SDR模式下如果上升沿更新数据可以在下降沿读取，DDR ...
      在进行编程时CLKOUT属于input 输入信号，那么这个信号是怎么产生的呢？那我们在编程时该怎么配置这个引脚呢？还是说这个引脚上的信号是LTC2325芯片自动产生的，只需要把他交给FPGA就行了   感谢博主的回答，我的水平比较菜 麻烦博主了
    2. 成功使用ZYNQ驱动LTC2325-16 39/11673 FPGA/CPLD 2022-03-28
      littleshrimp 发表于 2022-3-26 23:48 原理图我参考的官方评估板，拆掉CPLD和ADC驱动器
      博主您好！我有个问题想咨询您一下，就是LTC2325-16 CLKOUT引脚，这个引脚的信号 参考书上说 是SCK信号的一个延迟，那么这个信号是怎么产生的呢? 我可以理解为 产生SCK以后 ADC芯片会自动延迟一段时间 然后在CLKOUT引脚 输出给FPGA么？  打扰您了
    3. 成功使用ZYNQ驱动LTC2325-16 39/11673 FPGA/CPLD 2022-03-26
      博主您好 能发一下原理图看一下么 ？打扰您了

最近访客

现在还没有访客

< 1/0 >

统计信息

已有--人来访过

  • 芯积分：21
  • 好友：--
  • 主题：--
  • 回复：3

留言

你需要登录后才可以留言 登录 | 注册

现在还没有留言

推荐博文