maychang 发表于 2024-11-14 07:54 【我想算D1的功耗，该怎么计算呢？】 很难计算。 D1的功耗绝对不是平均电流乘以二极管压降，因为二极 ...

我还想问下，电感这种三角波型，电流的有效值跟平均值是啥关系呀，有计算公式不？

maychang 发表于 2024-10-19 10:14 【用5V驱动三极管，或者是MOS管，那个控制线抗干扰能力更强呢？】 双极型三极管输入端抗干扰能力较强， ...

还是不太理解为什么输入内阻小的时候抗干扰能力更强呢

maychang 发表于 2024-10-19 10:04 【R1的阻值是15k ，这个是固定的 没办法修改的】 增加MOS管GS之间的电阻数值，可以增加到兆欧级。

这种两级NMOS的驱动设计我认为存在风险，因为电阻R1的值会影响两个MOS的导通电压，电阻R1的值高了，U1更容易完全导通，低了U2更容易完全导通，这两个是完全反着的，如果非要这么用，是不是可以把U2换成Pmos,当然成本会更高了

maychang 发表于 2024-10-19 10:05 【我用两级MOS驱动，跟用一级MOS，还有啥别的区别不？】 两级MOS成本更高。

我能想到的之所以会考虑两级MOS的情况，只有在驱动电平不够的情况下，比如恒流回路上的MOS驱动电平高，5V驱动不起来，所以用5V驱动信号MOS

maychang 发表于 2024-10-18 21:37 【红色的线我感觉容易受干扰，怎么增强它的抗干扰能力呢】 在G与S之间接一个电容，把干扰旁路到地。

如果我左边的板子电阻R1值如果过大的话，是不是驱动能力就更弱了，有可能驱动不起来吗？ R1的阻值是15k ，这个是固定的 没办法修改的，我用两级MOS驱动，跟用一级MOS，还有啥别的区别不？

maychang 发表于 2024-10-18 20:11 5V电压由R3和R2分压，差不多仍为5V。5V减去U2开启电压是R1两端电压，该电压未必能够使U1导通，即R1两端电压 ...

老师参考一下，下图中的Vth  

maychang 发表于 2024-10-18 20:17 【如果V2的5V不在了，那恒流源就切断了】 恒流源两端电压不定，允许两端短路但不允许开路，因为理想恒流 ...

5V是可以导通的，应用逻辑电平的MOS，我也感觉没有必要用两个MOS,用一个MOS就可以了，但存在一个问题，那就是我的5V 给MOS G极的电压是不在一个PCB板子上的，是在两个板子上， 如下如所示，我在想怎么增强一个这个MOS的G端的控制电平的驱动能力，使它不容易受干扰 红色的线我感觉容易受干扰，怎么增强它的抗干扰能力呢      

maychang 发表于 2024-6-21 20:19 【像这种芯片的引脚内部上拉至电源的算不算开漏输出？】 算。

  这个图里是IEEE标准里的元器件 引脚的属性的 图， 有一个符号叫做具有提高阻抗的开集电输出，这是啥意思呀

maychang 发表于 2024-6-21 20:19 【像这种芯片的引脚内部上拉至电源的算不算开漏输出？】 算。

老师这种有什么相关标准吗 我看网上介绍的开漏输出都是不带上拉的，IEEE的符号你了解不

maychang 发表于 2024-6-19 20:00 由于较大电阻的存在，Q1发射结被击穿也不会损坏。 问题在于：Q1发射结反向击穿时，Q1的集电极和发射极 ...

那这么来说的话，这个二极管还真是非常必要的

maychang 发表于 2024-6-19 09:22 【注意VEBO这个参数】 同意。普通小功率NPN三极管发射结耐压通常只有5~6V。  

最开始我也这么想，R BASE的电阻阻值大概是47k，即便前面有比较高的一个电压值，有这个电阻限流应该也没问题吧

maychang 发表于 2024-6-16 17:50 【还有个类似的规格书 可能解释的更清楚一点】 Sorry！我也不懂。

我想问下 流入芯片的电流是负值，还是流出芯片引脚的电流是负值？

maychang 发表于 2024-6-16 16:32 看到了第九章。该引脚功能是唤醒。 我觉得高电平唤醒时，电流在上拉电流源中的方向与图中方向相反，即 ...

老师还有个类似的规格书 可能解释的更清楚一点 参照8.4.1.5.2     规格书中给出了计算周边电阻的方法，但是我没看懂，因为还是没搞懂 这个电流是怎么流动的，您再帮忙看看

maychang 发表于 2024-6-16 10:58 【引脚内部存在上拉下拉电流源是什么意思？】 显然上拉下拉电流源增加了滞回比较器的滞回电压。

  可以看到他规格书中的给出了引脚输入的阈值电压典型是3V，下面还存在上拉下拉的电流值，而且他的说明时外部的输入电压没有串联电阻的情况下，那入如果我外部输入电压的时候再额外串联电阻，这个阈值电压值会变吗？有点搞不清楚了

本帖最后由 小太阳yy 于 2024-6-16 15:44 编辑

maychang 发表于 2024-6-16 11:37 【引脚内部存在上拉下拉电流源是什么意思？】 最好把该芯片的说明书贴出来。

老师，我把规格书放在了4楼的位置上 然后相关的内容在第九章，WK引脚相当于检测电平，检测到高电平输入的时候上拉开关打开，检测到低电平的时候下拉开关打开， 我现在没搞清楚，它这个上拉下拉的时候电流是从哪里流向哪里的  

11

maychang 发表于 2024-5-26 07:18 但是还应该看到：时间 ts 和 tt 与最大反向电流有关，与电压突变前的正向电流IF有关，这就不是结电容所能 ...

有点搞不清楚了，目前对这块还有4个问题没搞太清楚，目前我自己的理解如下：但不知道 是不是正确的，请老师指正 1）二极管反向恢复时的最大电流与哪些参数有关 首先跟反向截止时的电压VR大小有关系，VR越大，反向最大电流越大 其次跟正向导通时的电流有关系，正向导通时存储的电荷越多，反向时的最大电流越大（这个说法不知道对不对） trr的时间越短，反向最大电流越大（是否正确？为什么？） 是否还有其他因素？ 2）Trr的时间与哪些参数有关 反向电源电压越小，反向恢复电流越小，电荷耗尽越慢，反向恢复时间越长。 正向电流越大，存储的电荷越多，耗尽时间越长，反向恢复时间越长。 半导体材料的载流子复合效率越低，寿命越长，电荷耗尽时间越长，反向恢复时间越长。 3）trr如果时间很短的话，在反向电流接近0的地方是否会容易发生振荡 是的，如果trr时间很短，容易发生振荡，产生EMI问题 4）trr的长短和二极管的规格书中的结电容大小有关系吗？  规格书中的结电容一般为扩散电容的容量，与反向恢复时间关系不大，与反向恢复时间强相关的是势垒电容，一般在规格书中未标记。 不知道我上面的理解是否有问题？ 请老师指正

maychang 发表于 2024-5-25 21:58 这是因为二极管在通过较大的正向电流时，其PN结中会存储一定量的电荷。当二极管突然受到反向电压时，这些 ...

   这是在网上看到的 反向恢复的解释，我想问一下，最大反向电流IR是有什么决定的呢？  图中的公式是IR=VR/RL,那是不是可以理解为，反向电压越大，电路中的等效电阻越小，最大反向电流IR会越大，这样理解正确吗？或者说是结电容越大，存储的电荷越多，最大反向电流越大？有点想不明白了

maychang 发表于 2024-5-25 21:58 这是因为二极管在通过较大的正向电流时，其PN结中会存储一定量的电荷。当二极管突然受到反向电压时，这些 ...

   是这个电容吗？

maychang 发表于 2024-5-25 21:23 记得IFSM电流是指半波有效值，不是峰值。所以你那个图标注错了，成了峰值了。

明白了，老师，那我还有一个问题，二极管的反向恢复时间，跟规格书里标注的结电容大小有关系吗 为什么会反向出现一个很大的反向电流呢？