小太阳yy

动态 发布 点评 好友 关于
  • 2024-11-14

  • 回复了主题帖： SEPIC电路 二极管电流问题

    maychang 发表于 2024-11-14 07:54 【我想算D1的功耗，该怎么计算呢？】 很难计算。 D1的功耗绝对不是平均电流乘以二极管压降，因为二极 ... 我还想问下，电感这种三角波型，电流的有效值跟平均值是啥关系呀，有计算公式不？

  • 2024-11-13

  • 发表了主题帖： SEPIC电路 二极管电流问题

    我想请教一下，我想算D1的功耗，该怎么计算呢？流过该二极管的平均电流是多少呢？ 以下是SEPIC控制电路  

  • 2024-10-19

  • 回复了主题帖： 用5V驱动三极管，或者是MOS管，那个控制线抗干扰能力更强呢？

    maychang 发表于 2024-10-19 10:14 【用5V驱动三极管，或者是MOS管，那个控制线抗干扰能力更强呢？】 双极型三极管输入端抗干扰能力较强， ... 还是不太理解为什么输入内阻小的时候抗干扰能力更强呢

  • 回复了主题帖： 老师帮忙看看我下面的电路有什么问题吗？

    maychang 发表于 2024-10-19 10:04 【R1的阻值是15k ，这个是固定的 没办法修改的】 增加MOS管GS之间的电阻数值，可以增加到兆欧级。 这种两级NMOS的驱动设计我认为存在风险，因为电阻R1的值会影响两个MOS的导通电压，电阻R1的值高了，U1更容易完全导通，低了U2更容易完全导通，这两个是完全反着的，如果非要这么用，是不是可以把U2换成Pmos,当然成本会更高了

  • 回复了主题帖： 老师帮忙看看我下面的电路有什么问题吗？

    maychang 发表于 2024-10-19 10:05 【我用两级MOS驱动，跟用一级MOS，还有啥别的区别不？】 两级MOS成本更高。 我能想到的之所以会考虑两级MOS的情况，只有在驱动电平不够的情况下，比如恒流回路上的MOS驱动电平高，5V驱动不起来，所以用5V驱动信号MOS

  • 发表了主题帖： 用5V驱动三极管，或者是MOS管，那个控制线抗干扰能力更强呢？

    1. 用5V驱动三极管，或者是MOS管，那个控制线抗干扰能力更强呢？ 2. 用单片机I/O输出的5V和用推挽电路输出出来的电压驱动MOS管，肯定是推挽电路的驱动能力更强，那抗干扰能力会更强吗？  

  • 回复了主题帖： 老师帮忙看看我下面的电路有什么问题吗？

    maychang 发表于 2024-10-18 21:37 【红色的线我感觉容易受干扰，怎么增强它的抗干扰能力呢】 在G与S之间接一个电容，把干扰旁路到地。 如果我左边的板子电阻R1值如果过大的话，是不是驱动能力就更弱了，有可能驱动不起来吗？ R1的阻值是15k ，这个是固定的 没办法修改的，我用两级MOS驱动，跟用一级MOS，还有啥别的区别不？

  • 2024-10-18

  • 回复了主题帖： 老师帮忙看看我下面的电路有什么问题吗？

    maychang 发表于 2024-10-18 20:11 5V电压由R3和R2分压，差不多仍为5V。5V减去U2开启电压是R1两端电压，该电压未必能够使U1导通，即R1两端电压 ... 老师参考一下，下图中的Vth  

  • 回复了主题帖： 老师帮忙看看我下面的电路有什么问题吗？

    maychang 发表于 2024-10-18 20:17 【如果V2的5V不在了，那恒流源就切断了】 恒流源两端电压不定，允许两端短路但不允许开路，因为理想恒流 ... 5V是可以导通的，应用逻辑电平的MOS，我也感觉没有必要用两个MOS,用一个MOS就可以了，但存在一个问题，那就是我的5V 给MOS G极的电压是不在一个PCB板子上的，是在两个板子上， 如下如所示，我在想怎么增强一个这个MOS的G端的控制电平的驱动能力，使它不容易受干扰 红色的线我感觉容易受干扰，怎么增强它的抗干扰能力呢      

  • 发表了主题帖： 老师帮忙看看我下面的电路有什么问题吗？

      该电路的模拟的是5V的电如果存在，恒流源就能导通，如果V2的5V不在了，那恒流源就切断了，该电路有问题吗 ？

  • 2024-06-21

  • 回复了主题帖： 什么是开漏输出？内部有上拉的算不算开漏输出？

    maychang 发表于 2024-6-21 20:19 【像这种芯片的引脚内部上拉至电源的算不算开漏输出？】 算。   这个图里是IEEE标准里的元器件 引脚的属性的 图， 有一个符号叫做具有提高阻抗的开集电输出，这是啥意思呀

  • 回复了主题帖： 什么是开漏输出？内部有上拉的算不算开漏输出？

    maychang 发表于 2024-6-21 20:19 【像这种芯片的引脚内部上拉至电源的算不算开漏输出？】 算。 老师这种有什么相关标准吗 我看网上介绍的开漏输出都是不带上拉的，IEEE的符号你了解不

  • 发表了主题帖： 什么是开漏输出？内部有上拉的算不算开漏输出？

    像这种芯片的引脚内部上拉至电源的算不算 开漏输出？  

  • 2024-06-19

  • 回复了主题帖： 电荷泵输出电路问题

    maychang 发表于 2024-6-19 20:00 由于较大电阻的存在，Q1发射结被击穿也不会损坏。 问题在于：Q1发射结反向击穿时，Q1的集电极和发射极 ... 那这么来说的话，这个二极管还真是非常必要的

  • 回复了主题帖： 电荷泵输出电路问题

    maychang 发表于 2024-6-19 09:22 【注意VEBO这个参数】 同意。普通小功率NPN三极管发射结耐压通常只有5~6V。   最开始我也这么想，R BASE的电阻阻值大概是47k，即便前面有比较高的一个电压值，有这个电阻限流应该也没问题吧

  • 2024-06-18

  • 发表了主题帖： 电荷泵输出电路问题

      由上图可知，这是一个用NMOS作防反接的一个电路，VCP引脚会输出一个高电平电压，电池正接时VPC会输出高电平来使得MOS管导通，当输入电压反接时，三极管Q1会导通， 使得NMOS处在关断的状态中，那我想问D1的作用是什么呢？

  • 2024-06-16

  • 回复了主题帖： 引脚内部存在上拉下拉电流源是什么意思？

    maychang 发表于 2024-6-16 17:50 【还有个类似的规格书 可能解释的更清楚一点】 Sorry！我也不懂。 我想问下 流入芯片的电流是负值，还是流出芯片引脚的电流是负值？

  • 回复了主题帖： 引脚内部存在上拉下拉电流源是什么意思？

    maychang 发表于 2024-6-16 16:32 看到了第九章。该引脚功能是唤醒。 我觉得高电平唤醒时，电流在上拉电流源中的方向与图中方向相反，即 ... 老师还有个类似的规格书 可能解释的更清楚一点 参照8.4.1.5.2     规格书中给出了计算周边电阻的方法，但是我没看懂，因为还是没搞懂 这个电流是怎么流动的，您再帮忙看看

  • 回复了主题帖： 引脚内部存在上拉下拉电流源是什么意思？

    maychang 发表于 2024-6-16 10:58 【引脚内部存在上拉下拉电流源是什么意思？】 显然上拉下拉电流源增加了滞回比较器的滞回电压。   可以看到他规格书中的给出了引脚输入的阈值电压典型是3V，下面还存在上拉下拉的电流值，而且他的说明时外部的输入电压没有串联电阻的情况下，那入如果我外部输入电压的时候再额外串联电阻，这个阈值电压值会变吗？有点搞不清楚了

  • 回复了主题帖： 引脚内部存在上拉下拉电流源是什么意思？

    本帖最后由 小太阳yy 于 2024-6-16 15:44 编辑 maychang 发表于 2024-6-16 11:37 【引脚内部存在上拉下拉电流源是什么意思？】 最好把该芯片的说明书贴出来。 老师，我把规格书放在了4楼的位置上 然后相关的内容在第九章，WK引脚相当于检测电平，检测到高电平输入的时候上拉开关打开，检测到低电平的时候下拉开关打开， 我现在没搞清楚，它这个上拉下拉的时候电流是从哪里流向哪里的  

第1页首页尾页    总共5页跳转
发布的帖子
回复过的帖子

最近访客

< 1/5 >

统计信息

已有73人来访过

  • 芯积分：334
  • 好友：1
  • 主题：173
  • 回复：515

留言

你需要登录后才可以留言 登录 | 注册

现在还没有留言

推荐博文