薛定谔的猫-回复过的主题帖子-电子工程世界

薛定谔的猫-

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. Verilog多个模块怎么整合到一块，然后通过下载线下载到FPGA里边呢，谢谢 11/36098 FPGA/CPLD 2020-11-14
  
  xuhongming 发表于 2014-5-13 16:22 如上面哪位前辈说的，将temperature、Two_to_ten、seven这三个模块分别进行编译，对某个模块进 ...
  大哥，请问怎样查看网表呀，谢谢谢谢！

最近访客

现在还没有访客

< 1/0 >

统计信息

已有--人来访过

芯积分：18
好友：--
主题：--
回复：1

留言

现在还没有留言