gmchen 发表于 2017-9-22 16:05 经过详细的分析与仿真，已经证实：楼主的滤波器发生的现象，是运放有限的增益带宽积与非零的输出电阻两者共 ...

另外，如你以后可能设计多路差分滤波器时，THS452X系列是很好的选择。相比于ADI的ADA4940-2除了增益带宽积小点以外，该运放的稳定性和性价比都更好。

gmchen 发表于 2017-9-22 16:05 经过详细的分析与仿真，已经证实：楼主的滤波器发生的现象，是运放有限的增益带宽积与非零的输出电阻两者共 ...

gmchen，你好，新板回来已经测试完毕，确实 ，如你所说与运放的输出电阻和增益带宽积有关。我将原来的反馈电阻值由9.k增大至300k，相应的电容变为470pF和47pF后，原来的随着频率升高增益下降的现象已经消失，高通滤波器可以稳定工作至三点几兆赫兹。  感谢你的答复对我的启发，不然要摸索更长的时间。谢谢！

gmchen 发表于 2017-9-20 09:44 请教两个问题： 1、你输入信号的幅度是多少？ 2、你说幅度开始下降的频率700kHz，幅度下降大约多少百分 ...

输入信号幅度100mV，可能会让人想到大信号增益带宽积的问题，但是我们在一阶的滤波器上验证过这个问题，应该不是输入信号幅度的原因。    下降的百分比没有细看和记录，我已经更换了运放，ADA4940-2太贵，换成了THS4522，过两天新板回来再细测，到时跟你反馈。   

gmchen 发表于 2017-9-9 06:42 是否有结果？期待

你好，前段时间忙了一大阵，一时顾不上反馈结果。   我把滤波器的电阻值提高，电容的容值下降了一个数量级，经测试对比，幅度开始下降的频率确实升高到了，到了大约700kHz，但是整体上的趋势还是没改变。最近正准备换一个运放试试，到时再看

gmchen 发表于 2017-9-7 07:36 想到这个增益下降的一种可能：运放的开环输出电阻与反馈电容构成一个低通。 理想运放的输出为0，实际运放 ...

谢谢您的解答，非常有启发，测试时整个滤波器的就像是一个高通+低通的感觉，可能接近真相了，我过会儿去试一下，有反馈跟您说！   

LeoMe 发表于 2017-3-24 08:38 时钟输入越高，功耗越高，这没毛病啊，你看技术手册上应该写了404ma的前提是在某个频率下吧（比如@100MHZ）

在测试时是发现没加时钟信号和加了时钟信号两种不同的状态之间存在约200mA的电流差别，并且是加了时钟信号后的电流反而变小了。。。 datasheet上测得的404mA电流是在时钟频率为72MHz时测得的。 另外，不光是加与不加时钟信号之间会存在电流大幅度减少的现象，就是哪怕用万用表笔触碰一下时钟输入端，都会导致同样的现象出现，所以我觉的不是时钟频率变化导致芯片电流变化的原因。。。 具体原因还不清楚