月亮，我踹弯的

动态 发布 点评 好友 关于
  • 主题 回复 课程 资料 参考设计 电路图 文章 博客
    1. TDC设计时钟 5/4039 FPGA/CPLD 2018-05-07
      全部都是泡馍 发表于 2018-5-7 14:43 我是用cyclone ii做过，现在用cyclone iV做的也会出现你说的类似的问题 你方便留个qq一起交流下么？
      好的，我qq私法给你了
    2. #8月原创#Altera V系器件逻辑单元认识 2/2762 DIY/开源硬件专区 2018-05-04
      楼主，看你的数据，这么长的链亚稳态是不是比较严重呀？
    3. TDC设计时钟 5/4039 FPGA/CPLD 2018-05-04
      楼主，有没有成功实现tdc？
    4. TDC设计时钟 5/4039 FPGA/CPLD 2018-05-04
      请问你做TDC用的altera fpga是什么型号的呀？我用cyclone iv做tdc测bin宽的时候会出现偶数位为零的情况，跟别人用cyclone ii做出来的结果不一样。

最近访客

< 1/1 >

统计信息

已有4人来访过

  • 芯积分：--
  • 好友：--
  • 主题：--
  • 回复：4

留言

你需要登录后才可以留言 登录 | 注册

现在还没有留言

推荐博文