jin_pos回复过的主题帖子-电子工程世界

jin_pos

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. 郭天翔老师，我只想为你擦去一些C51代码里的小小蒙尘 220/67844 51单片机 2015-07-15
  
  还不错噢{:1_103:}
2. Altera SoC体系结构（中文版） 29/11153 FPGA/CPLD 2015-07-14
  
  不错啊:victory:
3. Cyclone V开发板试用之PCIe硬核 26/18812 FPGA/CPLD 2015-07-14
  
  Bruce李发表于 2015-6-5 09:59 Cyclone系列的器件要5或者6才有PCIe是么？
  不是的3或者4就有了
4. Cyclone V开发板试用之PCIe硬核 26/18812 FPGA/CPLD 2015-07-14
  
  Bruce李发表于 2015-6-5 09:59 Cyclone系列的器件要5或者6才有PCIe是么？
  不是的 3 4就有了
5. Cyclone V开发板试用之PCIe硬核 26/18812 FPGA/CPLD 2015-07-14
  
  Bruce李发表于 2015-6-5 09:59 Cyclone系列的器件要5或者6才有PCIe是么？
  不是的 3 4就有了
6. Altera DE1-SOC培训教材 545/98729 FPGA/CPLD 2015-07-14
  
  非常感谢
7. Cyclone V开发板试用之PCIe硬核 26/18812 FPGA/CPLD 2015-06-03
  
  nil 发表于 2014-12-19 16:11 我看到cyclone V pice 硬核用的数据和时钟都是差分信号，你这个top是都是一根信号，我很困惑，请问这是怎么回事呢？
  管教链接的时候，设置一下就是两个线了

最近访客

惠美丽
05-22
吴世勋
02-05

< 1/1 >

统计信息

已有2人来访过

芯积分：--
好友：--
主题：--
回复：7

留言

现在还没有留言