嗯，是的，之前也是遇到你这种情况，例化时忘记括号里面的clk了，导致输出一直为高阻状态，如果不是这种情况就不清楚了。

注意看下testbench的例化处，是否少了clk。

跑来顶一个，版主辛苦了

在quartus中重新设置modelsim试试，quartus ii -> tools ->options-> EDA Tool Options->modelsim-altera，在路径中找到modelsim.exe所在的文件夹就好了

你应该让最后的顶层文件与项目名同名，不能让底层文件与项目名同名，重新建个工程编译一下，就不会提示上面的错误了

谢谢分享，辛苦楼主了，

先下来看看，谢谢楼主

很好的学习资源，谢谢分享。

学习一下，谢谢版主

帮版主顶一下

1、分频计数实验2、LED流水灯3、数码管实验（静态、动态）4、按键消抖实验5、AD转换实验6、DA转换实验7、1602显示实验（静态、动态）8、12864显示实验（静态、动态）9、VGA实验10、串口通信实验11、PS2键盘解码实验。12、IIC通信实验13、SRAM读写实验14、乘法器、除法器、Bin_to_BCD码上面有些实验是参照特权同学的视频写的。像下面这样讲解一下就再好不过了，但会花很大精力了

本帖最后由 xuhongming 于 2014-5-13 16:49 编辑            如上面哪位前辈说的，将temperature、Two_to_ten、seven这三个模块分别进行编译，对某个模块进行编译，就将该模块设为顶层实体，各模块编译成功后。 方法一：将各个模块生成.bsf文件，然后新建一个原理图文件，将这三个模块连起来,然后对该原理图文件进行编译。         创建.bsf文件方法：将某模块(.v文件)设为顶层实体，并且打开该模块程序文件，点击file---->creat/update----->creat symbole 。 方法二：创建个.v顶层文件对temperature,Two_to_ten,seven三个模块例化一下。再对这个顶层文件编译。 顶层原理图大致如下（程序我没看） 下面是你的工程文件，编译成功（功能上是否有错不清楚，就看你的代码了）

来学习，看完再来评价

谢谢楼主的无私奉献，下载来学习，谢谢了！

来学习一下，谢谢分享

这个是我目前用的方案原理图，不知道是对还是错

嗯，是这样的，其实手上已经有了一块比较好的开发板，但是，由于毕业设计，老师又说不能用现成的，只有自己做了，但由于第一次做，芯片管脚太多，还有各部分电路还不是太确定，怕出差错，所以想找一下做过的人代做一下

有，就是上面那些要求了，但是第一次做感觉比较棘手，所以就找人代做了，下次自己再做。

好资源，谢谢楼主

本帖最后由 xuhongming 于 2014-4-4 01:28 编辑

loganhe 发表于 2014-4-3 14:53 徐生， 您好，我是夏老师的学生，就你的问题依自己的经历分享一下。 每一个人生的十字路口，都是很关键 ...

       谢谢贺师兄能抽出一点时间来给我们这些晚辈一些指导，虽然这帖子已经过去一段时间了，但上面的问题在我脑中依旧没有过去，特别是自己认真做毕设这段时间发现自己大学荒废的时间太多（其实自己曾经也尝试自己动手实践做东西，但由于没人带自己入门，而那时也不懂得找资料，不懂得图书馆资源的珍贵，就是不懂得怎么学习吧，也就浑浑噩噩的过来了），现在懂得怎样学了，可惜又即将毕业了，自己真的好希望能再能有1~2年像现在这样能动手做东西，自由学习。          上个学期考研也考过了，是从7月份才开始复习的，但由于态度不太端正，没有像高考那样认真对待，结果导致现在也没考上，自己也想再来一年，不想就这样去工作，我这边有一个同学已经打算再来一年了（如果再来一年也就有个伴了，这个同学学习也比较认真），但想到爸妈供我读书不太容易，他们知道我没考上，心里也想我早点出来工作（因为他们还不太清楚读研对我意味着什么），所以心里又犹豫了，寄希望于找到一个自己喜欢从事的且发展空间好点的公司去工作，但目前能力有限。                 现在还没想好，只想认真做完毕设（对fpga兴趣还是蛮大的），但有时想到上面的事情，心里还是会有点不平静，过一步算一步了，想等到了设做完后再做想这些。（已经不打算去北京参加培训了，毕设做了一段时间，感觉已经没必要了）         谢谢贺师兄的一些看法，晚辈会将他作为自己重要的参考意见，祝贺师兄工作顺利，幸福快乐。