顶一顶

又要回复！

怎么总是要回复才能看啊，不看怎么知道回复什么东东。

什么东东啊？

我觉得2楼其实说到问题点上了，你用的是单电源（0~5V），所以底端截平了。不了解TLV2460运算放大器，你可以给输入信号加上偏置，使其电压范围在0~5V时试一试，应该底端就不会截平。解决方法是供电-5V~5V.还有，这样子的滤波器看着很别扭。

我不是老师，是学生，硕士，呵呵。

thanks

弱弱的问一句， CYCLONE II系列FPGA不是不支持NiosII软核么？

怎么回复后才能预览啊。

问题：高压运放（PA96）驱动大容性负载，在给PA96低电压供电时（±30V）电路输出正常，而给芯片高压供电时输出不正常！电路其他部分没有变化。 期待有高手解惑，谢谢！

关于模电运放的问题向大家请教。 问题：高压运放（PA96）驱动大容性负载，在给PA96低电压供电时（±30V）电路输出正常，而给芯片高压供电时输出不正常！电路其他部分没有变化。 期待有高手解惑，谢谢！

表示银子不多，楼主或者已经下载的朋友麻烦介绍下都什么内容呗，看值得下不？

正解！

应该可以达到延时目的的. 我觉得下面方式也可参考：（本人新手，高手请指正 ） parameter d=1; //声明d是延时一个时间单位参数 always@*   begin       case(state_reg)       idle :  ......         t1 :   #2d  state_next = t2;         t2 :   if(WR)                   begin                     #2d state_next = t3;                          end                 else //RD                    begin                        #3d   state_next = t4;                    end //         t3 : ...         t4 :....    endcase end

感谢分享！

LM318比LM317电流大些， 配合着用效果更好。

没有问题啊，两者相同。