418478935回复过的主题帖子-电子工程世界

418478935

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. 4FSK基带信号接收端位同步与最优抽判 9/7691 FPGA/CPLD 2012-03-12
  
  原帖由 laokai 于 2011-10-21 18:21 发表实现一个TDMA无线传输功能。但是在接收机经过ADC采样,基带成形滤波,之后的位同步卡住了不知道怎么实现位同步和最优抽样判决时刻。下图是基带成形发端和收端仿真。谁了解基带位同步的帮帮忙。74598
  楼主你好，我想请教下4fsk，这个4fsk用fpga是不是只产生出IQ信号，最终的频率调制那部分是由外部的射频部分完成呢
2. 4FSK基带信号接收端位同步与最优抽判 9/7691 FPGA/CPLD 2012-03-12
  
  楼主你好，我想请教下4fsk，这个4fsk用fpga是不是只产生出IQ信号，最终的频率调制那部分是由外部的射频部分完成呢
3. 关于伪随机序列发生器，有几个问题请教下 2/2917 FPGA/CPLD 2012-02-03
  
  顶一下
4. 《基于Verilog HDL 通信系统设计》资料 44/13329 FPGA/CPLD 2012-01-03
  
  多谢楼主分享下载看看
5. 我想请教下TI的 SN55182J 这个芯片 1/2122 TI技术论坛 2011-12-13
  
  更新一下今天早上大错了应该是 SN55182J
6. 主时钟clk的分频信号能在always中作为被检测的时钟么？下面是我遇到的问题 4/3459 FPGA/CPLD 2011-11-22
  
  使用使能时钟
7. 一个简单的程序编译出现问题，不知道如何解决 5/7679 FPGA/CPLD 2011-09-06
  
  应该是定义的引脚冲突了，楼主可能是修改过输入输出端口了，引起了引脚冲突。我也遇到这种情况过。
8. 今天安装modelsim-altera6.6d 发现的一个问题 14/8660 FPGA/CPLD 2011-07-19
  
  6.6还低呀:~o
9. 讨论FPGA面试题目 6/5393 FPGA/CPLD 2011-07-19
  
  等高手，我只会基本的分频器。
10. 【FPGA读书会】王金明_Verilog程序设计教程实例研读，欢迎跟帖讨论 32/11184 FPGA/CPLD 2011-07-19
  
  书没在身边，等我晚上回去了就上传程序
11. 【FPGA读书会】王金明_Verilog程序设计教程实例研读，欢迎跟帖讨论 32/11184 FPGA/CPLD 2011-07-19
  
  我不是捣乱的，我就觉得他书里有些例子值得商榷：我记得书里面有个用流水线做的加法器，他的例子有问题，怎么都没有最终的进位。后来我自己改了下，才对了。不过从这个例子里让我更深一步理解了，写VERILOG要用电路的思想而不是编程的思想去写。
12. 请教一个关于时钟发生器的问题 6/4240 FPGA/CPLD 2011-07-19
  
  原帖由 eeleader 于 2011-7-19 13:14 发表瞄了两眼：回答开始和结束的两个问题这个VCO的来源可以是外部VCO直接输入也可是CLK分频输入；具体选择那个看你通过数字接口怎样配置寄存器了。
  关于外部VCO有句话没看明白：“An external VCO requires an external loop filter that must be connected between CP and the tuning pin of the VCO. This loop filter determines the loop bandwidth and stability of the PLL.”意思是不是说“外部的VCO连接外部LF再接到CP”？这个the tuning pin of the VCO是什么意思？调谐管脚？外部的还是内部的VCO?
13. 请教一个关于时钟发生器的问题 6/4240 FPGA/CPLD 2011-07-19
  
  原帖由 eeleader 于 2011-7-19 12:04 发表能把PDF传上来，我帮你看一下
  先谢谢你了:victory:，不过这个PDF挺长的，要80页。你要是有时间就瞅两眼吧，没时间也无所谓。毕竟80页还是需要一段时间的。
14. 请教一个关于时钟发生器的问题 6/4240 FPGA/CPLD 2011-07-19
  
  原帖由 eeleader 于 2011-7-19 10:29 发表直接看ADI的DATASHEET即可哦
  看了，还是不太明白:Cry:
15. FPGA分频方面的资料 108/28036 FPGA/CPLD 2011-06-17
  
  多谢楼主了
16. 时序约束资料（有内容说明，资料很多，打包下载） 157/35685 FPGA/CPLD 2011-06-17
  
  时序约束是个很关键的部分，谢谢楼主了:congratulate:

统计信息

已有96人来访过

芯积分：--
好友：--
主题：5
回复：16

留言

现在还没有留言

418478935

最近访客

统计信息

留言

推荐博文