:handshake拍一套，放公司实验室用。:victory:

coyoo 发表于 2015-11-19 16:10 用完了，可以从之前板子上卸下来，焊到出问题的板子上看看

Configuration Error Detection When the Quartus II software generates the configuration bitstream, the software also computes a 16-bit CRC value for each frame. A configuration bitstream can contain more than one CRC values depending on the number of data frames in the bitstream. The length of the data frame varies for each device. When a data frame is loaded into the FPGA during configuration, the precomputed CRC value shifts into the CRC circuitry. At the same time, the CRC engine in the FPGA computes the CRC value for the data frame and compares it against the precomputed CRC value. If both CRC values do not match, the nSTATUS pin is set to low to indicate a configuration error. You can test the capability of this feature by modifying the configuration bitstream or intentionally corrupting the bitstream during configuration. 摘抄的一段数据手册。看看是不是这个问题。

鹰翔寰宇不会变 发表于 2015-11-18 20:53 能下载，但不能配置。。。搞了好几天了。。。

如果我理解没错的话，应该是JTAG可以工作，但是配置Flash不能正常下载。对么？ 你的设计里面有配置Flash么？

qq849682862 发表于 2015-11-18 18:23 以太网那部分用的啥片子

DP83848CVV

原理图有么？没有图很难分析是什么问题

PDF 的来一个，木有相关软件打开:pleased:

可以搞个小型雕刻机自己玩

建议晶振连接到FPGA，过FPGA的PLL后在输出给AD9983A

q250608569 发表于 2015-5-31 11:18 这是我现在出现的问题 店家给的文件里面叫做驱动的我就安装了... 然后板子连接电脑就是没反应...

在计算机设备管理器里面查看下串口号。 如果是USB转的串口，串口号应该不是com1。

https://bbs.eeworld.com.cn/thread-462851-1-1.html

q250608569 发表于 2015-5-27 08:24 请问是不是要重新安装才可以解决? 然后板子是不是需要驱动..不论我怎么安装它都提示没法识别usb设备

如果是64位的Win7貌似是不能解决的。 我前段时间也是用64位win7。试了很多方法也没破解成功。换到32位的就好了 不知道你是什么板子，无法判断

错误提示是指IAR木有破解成功。

哇咔咔，中奖了，确认信息:loveliness:

你是要做平衡小车？

tangjianyuan 发表于 2015-3-6 00:23 版主这么晚还没睡啊，谢谢您的回复，从仿真图看是这样的，越到后面的地址频率越低，我看了你的代码，你后面几s_div_clk[0],s_div_clk[1],s_div_clk[1],都是在前一个时钟二分频，把上取反一个时钟的作为下一个时钟的输入，我想问这样的话我十一七根地址线，那不是要写17次这样的取反操作，还有你取反后的信号怎么加到对应的地址上去，还是没搞明白。 always @(posedge sys_clk or negedge sys_rst)begin     if(!sys_rst)begin         clk_2mhz

这段代码只是为了得到一个2MHz的时钟信号。 clk_div最后直接例化到地址线就可以了。如果还是不明白可以Q我（717213469）

本帖最后由 deweyled 于 2015-3-5 23:39 编辑 不知道你是不是需要这样的波形 0信号为1MHz 附参考代码 Test.v module Test( sys_clk, sys_rst, div_clk ); input           sys_clk; input           sys_rst; output  [15:0]  div_clk; reg             clk_2mhz; reg     [15:0]  clk_2mhz_count; reg     [15:0]  s_div_clk; always @(posedge sys_clk or negedge sys_rst)begin     if(!sys_rst)begin         clk_2mhz

根据我的理解这几个脚才是JTAG 可以根据各个芯片的数据手册逆向推出原理图。:pleased:

NPY 发表于 2015-1-26 21:28 大神能否再点醒一点吗？谢谢！

原来也调试过DA，出现过这样的波形，就是信号线没连接好。你的DA和STM32是直接在班子上的还是用杜邦连接的？

更像是线接错了或者有一根线没有接触好。

deweyled 发表于 2015-1-20 17:45 电子的DIY就不参与了，需要最终外壳的TX联系我

3D打印机打，或者雕刻机雕:pleased: