-
学习 学习 学习
-
学习 学习 学习
-
看看 学习下
-
学习 下
-
下来学习学习下
-
最近正在学电源,学习学习
-
........................
-
这么神秘,看看
-
看下 学习 学习
-
为什么会产生瞬态电流呢,是因为开关导通的时候对LC充电的原因所以导致瞬间电流很大?
-
学习 学习
-
学习 学习 学习
-
多谢指导,另外我一直不明白的是,FPGA驱动外设,知道外设的时序,但是根据这个时序怎样来设置FPGA的约束条件?
-
夏老师,您好,一直以来对时序分析都不是很理解,现在碰到这样的情况:
两个信号同时进入到CPLD,但是各自经过的不同的逻辑后从管脚出来,导致两个信号有时间差,为了使两个信号能够同时出来,是不是加时序约束可以解决?来控制两个信号的布线,让他们尽可能同步出来?
-
夏老师:您好!我现在利用CPLD来扩展CPU的IO口,CPLD无时钟,只是作为一个受CPU控制的从器件,类似373这种,通过数据线、地址线、控制线来扩展,我怎么才能知道CPLD与CPU通信的最快速度是多少?这应该看CPLD哪方面的参数呢?
-
kankanakankanak
-
谢谢夏老师讲的这么详细!看来我基础知识不太牢固,还得多学习学习学习!
-
夏老师,您好!
FPGA/CPLD中有两种常用电平,LVTTL3.3V 和LVCMOS 3.3V,从芯片的说明文档看输入输出电压,这两种电平可以互相驱动,不知道这两种电平具体有什么区别?设置成3.3V LVTTL,则IO口就是由三极管构成?设置成3.3V LVCMOS,IO口就是由MOS管构成?
-
CPLD内部采用固定长度的金属线进行各逻辑块的互连,所以设计的逻辑电路具有时间可预测性,这个固定长度的金属线怎么理解呢?
-
CPLD内部采用固定长度的金属线进行各逻辑块的互连,所以设计的逻辑电路具有时间可预测性,这个固定长度的金属线怎么理解呢?