肯定是找专用时钟芯片了，有可以产生1G的时钟芯片，也有产生多路固定相移的时钟芯片，从你AD后面的角度考虑（应该是用FPGA吧），用多片低频的AD并联可能更好，起码我想同步还有吞吐量方面会更好，我也没做过1G的采样，如果是我要做，我可能用4片250MHz的AD并联，哈哈

楼主用什么AD，或者多个AD并联，采用时钟管理器件给时钟？

我擦类，跟打了鸡血一样啊

楼主哪个学校。。。。这个板子成本不低啊，怎么样也要个七八千吧

你有点麻烦了啊。。。 不收快递，如果两次或者更多的话。。。。 就列入黑名单

可能性比较大啊，比赛只有这个有点观赏性了。。。。。其他的电路什么的别人外行的根本看不懂

顶楼主啊

顶起，好东西

这个频率特性好不

这个很好啊

xilinx FPGA 在高端应用很多啊，上次看到一个V5的板子，上面的片子就七八千啊

三极管B值太小了，换成达灵顿

毛刺是你逻辑问题，不是软件问题

下了，顶一顶

3.3  唉。。。指导老师让我太失望了。。。

这个很生猛哦

步行成本最高，但是适应性最好，四轮相对来说最简单，两轮的要姿态，可能要卡尔曼滤波算法，加速度传感器

这么久都没人抢。。。嘿嘿。。。那我抢了。。。。 再说一个，以前调一个开关电源，调了好久都不行，但是这个原理图确实是经过验证了的，最后终于找到了罪魁祸首，原来二极管我上面用的是快恢复的二极管，最后我换成肖特基就ok了，看来肖特基和快恢复，还是有比较大的差别啊。。。除了速度。。。

以前做硬件课程设计（声光控电灯泡，比较简单的一个），结果有同学当时不知道怎么搞的，把上面的整流二极管1N4007给整爆了，火花四溅的，不过我也借此见识到了普通的整流二极管脱了衣服是什么样子，其实和1N4148差不多的

下了，顶一顶