顶一下吧，！

5525 发表于 2016-5-18 21:47 就楼主提供的信息，我有如下疑问 1. 波形上，就看到一个timer1s 的pulse, 其他TX_En_Sig， TX_Done_Sig都 ...

回答：1：其它也能看到，我只是没截取。因为串口能正常工作          2：RSTn应该是OK的，          3：timer1s是利用clk_a计算出来的，应该是同期的吧          4：signal tap 用的是clk_a 现在已经有人给我提示是那个沟通信号timer1s的问题，可能需要延迟一个时钟采样，我正在试验看看

360092224@qq.co 发表于 2016-5-18 16:55 查看波特率是否正确

波特率绝对正确，这个都是直接利用现有模块！

5525 发表于 2016-5-11 11:47 管脚正常指 IC的pin, Signal Tap看的是内部信号。 下面有个signal tap的手册，主要看图。 https://www.al ...

谢谢，怎么是日本语言版本的！

5525 发表于 2016-5-4 07:41 SignalTap用的是FPGA内部用时钟抓数据，数据正常指时钟以外的信号， 用时钟看时钟正常不大推荐用， 如果 ...

谢谢！另外再问您个问题，SignalTap抓的信号是不是都要给它分配管脚，我自己的感觉和经验是这样的，就是你要通过SignalTap来观察中间某个信号，那还是要把它附到某个管脚上，然后SignalTap才能捕捉到该信号，应该是这样的吧？

5525 发表于 2016-5-10 21:06 其他没啥说的， if(din != 128'hffffffffffffffffffffffffffffffff) 可以这样写 . if(din != {128{1b' ...

谢谢！此工作已经于去年完成了!但还是要感谢！

下载了，非常感谢！

下下来，学习看，多谢！

fxyc87 发表于 2015-7-29 08:44 你的时钟是多少的？可能在9600下分频最准，其它频率下分频不准，有误差吧，

50MHz的系统时钟，

50MHz的系统时钟

多谢上述各位回复，我准备用多个8位寄存器实现，谢谢！

hehe ,wo 也是为新手，以后还盼高手指点，谢谢分享。