本帖最后由 我就是ic小白 于 2018-5-11 22:42 编辑

chenbingjy 发表于 2018-4-18 09:11 我想仿真一个分频系数为12的分频器。程序如下： module div12(fm,clk); output fm; input clk; reg fm; ...

①fm是输出，测试文件中不能给输出赋值 ②源代码中fm没有初始值，fm不能进行翻转，仿真时显示为不定态更改：源代码fm=0   或者fm=1

module        tb_count(); reg        inclk; reg        rst_n; reg        en; wire[18:0] out; initial         begin                 inclk  = 0        ;                 rst_n

{:1_103:}