原理图上L1电感大小错了，应该是22nH.

好老的贴！项目里用过这款AD加ZYNQ7020 LVDS接口，224MHz DDR模式，时序收敛是个挑战。

看看官网的参考代码 (Verilog)：http://www.analog.com/media/en/e ... 0XX-FPGA-Driver.zip

老板倾向于用Altium，也许便宜一点。 试了一下在Allegro (17.2) PCB librarian XL - Part Developer 里导入Vivado生成的csv文件/IBIS model都没成功，好像Allegro还停留在ISE的年代。用Verilog生成的symbol挺丑的，想省事行不通啊。

开始用Altium的试用版画层次化的原理图，先在顶层画几个方框框，放上sheet entry像pin脚，再用harness连起来。 有点小儿科！Harness真不怎么好用。

文章作者很牛，研究得深入！

C家的工具做得太复杂了，把FPGA设计和PCB设计流程揉到一起，文档看来看去也不知道是在设计FPGA还是PCB.

残雪 发表于 2017-4-20 20:50 cadence

多谢高人指点

qwqwqw2088 发表于 2017-4-20 17:53 UltraLibrarian是只能做 TI 的封装转换，并且确实在TI的官网不是所有芯片都能找到bxl文件 并且赛灵思FPGA ...

也不只是TI, LinearTechnology和AnalogDevice也有提供bxl, 还算省了一点事。 看起来FPGA的库还是自己做省事，“FPGA system planner”水挺深的，Altium的库Xilinx也不推荐用。

经验不足，买了两本实战攻略来恶补。 另外一方面开始准备一些芯片的原理图symbol. 根据论坛里的介绍安装了UltraLibrarian，下载了两款芯片的bxl文件用UL转成PCB工具需要的库，还算成功。可惜不是所有芯片都能找到bxl文件。不想轻易开始自己做库，尤其是封装。也请高手给点建议。

这个工具不错，不知道除了TI以外其它公司是否也提供bxl文件？

@le062 多谢支持！

谢谢楼主分享： 27327628@qq.com