yaphetszyj回复过的主题帖子-电子工程世界

yaphetszyj

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. 用Verilog实现51单片机内核 22/14346 EE_FPGA学习乐园 2016-08-20
  
  5525 发表于 2016-8-20 21:22 这个不需要复杂的流水线啊，生成一个乘法器，一般2个CLK3个CLK即可出结果，你直接给a b, 等2 到 3 个周 ...
  我现在的想法就是，做一个两级流水线，取指令和指令两部分，执行包括译码、准备操作数、alu和写回。但是我现在遇到的问题是怎么设计流水线的时钟才能让所有的指令能够合理的运行，表达的很凌乱~~
2. 用Verilog实现51单片机内核 22/14346 EE_FPGA学习乐园 2016-08-20
  
  本帖最后由 yaphetszyj 于 2016-8-20 21:15 编辑
  5525 发表于 2016-8-20 21:01 为了避免增加复杂度，前期项目收缩。初期不要做这种改进吧因为如果要考虑， a x b x c 的情况，这 ...
  也就是说，不管用几级流水线，51的乘除法都用4个机器周期来实现，是吧其实我是想问，怎么用两级流水线来实现一个4机器周期的指令，你有没有什么建议？
3. 用Verilog实现51单片机内核 22/14346 EE_FPGA学习乐园 2016-08-20
  
  5525 发表于 2016-8-1 21:05 51 的流水线，还比较好弄，一个指令周期占10还是12个clk的自己做的话，选几个代表的指令，先把架构写出 ...
  问你个问题，MCS-51指令集里乘除法是4个机器周期，如果我想用2级的流水线实现，乘除法指令是不是也变成了2个机器周期？
4. 用Verilog实现51单片机内核 22/14346 EE_FPGA学习乐园 2016-08-06
  
  5525 发表于 2016-8-6 13:29 东西不是一下子，搞完的。也不是说向书上说的设计 -- 开发 -- 测试 -- 结束的先弄个小的走下上面 ...
  我还是先做51的，慢慢来吧~:loveliness:
5. 用Verilog实现51单片机内核 22/14346 EE_FPGA学习乐园 2016-08-06
  
  5525 发表于 2016-8-5 21:36 上来就搞ARM不是不可以。只要尝试和喜欢就行。 ARM的部分核，网上有开源的代码的。
  感觉ARM的要难很多啊{:1_133:}
6. 用Verilog实现51单片机内核 22/14346 EE_FPGA学习乐园 2016-08-06
  
  youxiliu39 发表于 2016-8-5 17:15 看这本书吧：兼容ARM9的软核处理器设计：基于FPGA。虽然说的是ARM9的内核用Verilog实现，但是原理是一样的 ...
  朋友，你有这本书的电子版吗？:handshake
7. 用Verilog实现51单片机内核 22/14346 EE_FPGA学习乐园 2016-08-02
  
  5525 发表于 2016-8-1 21:05 51 的流水线，还比较好弄，一个指令周期占10还是12个clk的自己做的话，选几个代表的指令，先把架构写出 ...
  多谢大大指点~:)
8. 用Verilog实现51单片机内核 22/14346 EE_FPGA学习乐园 2016-08-01
  
  5525 发表于 2016-7-29 20:31 楼主，真心感兴趣做这个，肯定会有好东西出来 ARM公司开始也就7个人。你可以放开，谈谈你的想 ...
  多谢你的鼓励，我现在在理论方面，像51的111条指令我都基本上学习完了，流水也只懂一点。。。
9. 用Verilog实现51单片机内核 22/14346 EE_FPGA学习乐园 2016-08-01
  
  通宵敲代码发表于 2016-7-29 20:09 一个不切实际的毕业设计！
  咬着牙做吧~
10. 两个VHDL写的51单片机内核 10/5124 FPGA/CPLD 2016-07-29
  
  多谢分享！！！！！
11. 【设计工具】Xilinx Virtex6 ML605开发板原理图PCB 18/8832 FPGA/CPLD 2016-01-04
  
  谢谢分享

统计信息

已有3人来访过

芯积分：--
好友：--
主题：1
回复：11

留言

现在还没有留言

yaphetszyj

最近访客

统计信息

留言

推荐博文