登录注册
Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。
下载次数 0次 资源类型 应用文档 上传时间 2015-11-24
惠美丽
吴世勋
< 1/1 >
已有2人来访过
留言
现在还没有留言