登录注册
Verilog进行门级建模,可以分为几种方式,使用门级原语时,可以声明成向量的形式,方面开展设计,避免重复性代码,本文件中的8bit数据通过逻辑门进行运算,例化门级原语向量与使用8个门进行计算的结果相同,可以使用modelsim或ise或vivado进行功能仿真,已经证明结果正确。
下载次数 0次 资源类型 源码 上传时间 2017-06-24
惠美丽
zhuyebb
吴世勋
< 1/1 >
已有3人来访过
留言
现在还没有留言