我简单的理解为：wire型数据就相当于实际电路中的总线，是数据传输的桥梁；reg型数据相当于实际电路中的锁存器，能够存储数据，且一般需要时钟沿来驱动。 其实写HDL代码就等同于画电路原理图，当你的电路中需要使用一条总线时，就定义一个wire型变量来实现；当你的电路中需要一个锁存器，就定义一个reg型变量来实现。

非常感谢！！！:)

:) :) :) :) :) :)

谢谢LZ

广告乎？？

我现在是大三的学生，感觉学电子真的没有思考的那么的多，以后该好好的去再思考了

Thank   you