angel1o回复过的主题帖子-电子工程世界

angel1o

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. CPU Verilog代码设计求助，万分感谢！！ 3/2661 FPGA/CPLD 2014-12-20
  
  大家帮忙啊
2. 饭卡修复记 23/6002 DIY/开源硬件专区 2014-12-19
  
  么？
3. 饭卡修复记 23/6002 DIY/开源硬件专区 2014-12-19
  
  楼主会写Verilog代码
4. 饭卡修复记 23/6002 DIY/开源硬件专区 2014-12-19
  
  这都能修！！牛
5. CPU Verilog代码设计求助，万分感谢！！ 3/2661 FPGA/CPLD 2014-12-19
  
  代码已经打包好，cpu模块是顶层模块，全部添加进工程就可以，具体看文档。仿真文件在这里：链接: http://pan.baidu.com/s/1sjFfHmd 密码: hyhy
6. 怎么让16位数据总线输出32位数据？ 3/2564 FPGA/CPLD 2014-11-22
  
  求解，希望大家帮帮忙
7. quartusⅡ中SRAM和ROM的连接问题 8/3342 FPGA/CPLD 2014-11-22
  
  deweyled 发表于 2014-11-22 14:57 数据线Data多驱动错误，需要根据设计处理下连接关系
  恩恩，但是要改成什么状态，data怎么改
8. quartusⅡ中SRAM和ROM的连接问题 8/3342 FPGA/CPLD 2014-11-22
  
  白丁发表于 2014-11-22 13:09 这个管脚连接了两个地方
  要怎么改？
9. quartusⅡ中SRAM和ROM的连接问题 8/3342 FPGA/CPLD 2014-11-22
  
  白丁发表于 2014-11-22 13:09 这个管脚连接了两个地方
  是哪个端口？
10. 关于quartus2中ram和rom连接的问题 3/7821 FPGA/CPLD 2014-11-22
  
  我也遇到这个问题了，能说的详细一点么？原因以及解决办法，上面的太精炼

统计信息

已有4人来访过

芯积分：--
好友：1
主题：3
回复：10

留言

现在还没有留言

angel1o

最近访客

统计信息

留言

推荐博文