holmes94回复过的主题帖子-电子工程世界

holmes94

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. 【FPGA设计】《FPGA设计高级技巧》全系列讲述已修改免费 1323/99700 FPGA/CPLD 2014-03-23
  
  good:)
2. verilog抢答器代码 5/3228 FPGA/CPLD 2014-03-23
  
  额。。我把test文件写错了，代码是没有问题的。。{:1_146:} 辛苦那些看我代码的人了
3. verilog抢答器代码 5/3228 FPGA/CPLD 2014-03-23
  
  Linasity 发表于 2014-3-21 19:32 module last( input clk, input clk_c,
  帅哥这段代码细看有问题欸：set是开始信号，是一个脉冲信号，set为0时，en也应该锁存在高电平啊，除非有复位信号。。:pleased:
4. verilog抢答器代码 5/3228 FPGA/CPLD 2014-03-22
  
  Linasity 发表于 2014-3-21 19:32 module last( input clk, input clk_c,
  代码面目全非了，两个时钟也行，可以分别复位，关键是用一个时钟怎么复位，我想不通诶。。
5. 【设计工具】《深入浅出玩转FPGA》PDF 光盘资料 2775/205645 FPGA/CPLD 2014-03-17
  
  good
6. ISE软件求助 5/2063 FPGA/CPLD 2014-03-16
  
  好吧，我已经搞定了:pleased:
7. 华为FPGA设计流程指南 285/29294 FPGA/CPLD 2014-03-16
  
  赞！！！
8. writing_testbenches_2rd 好书分析 453/55919 FPGA/CPLD 2014-03-16
  
  赞！！！
9. 【xlinx设计】Xilinx的FPGA/CPLD片子管脚说明大集合 179/26174 FPGA/CPLD 2014-03-01
  
  :)顶
10. 与非门电路的一些问题 5/2776 模拟电子 2014-02-22
  
  chunyang 发表于 2014-2-22 19:19 跟测量方法和电源电压相关。如果示波器的探头阻抗较高，门电路的输出等于空载，高电平应为电源电压。考虑到 ...
  但是我在1端接高电平，2端接方波时，输出波形高电平就稳定在4.4V，这肯定与测量方式关系不大吧{:1_134:}
11. 与非门电路的一些问题 5/2776 模拟电子 2014-02-22
  
  astwyg 发表于 2014-2-22 18:10 5V单电源怎么会出现5.6V? 完整电路什么样?是不是还有额外的RC网络
  测3的波形
12. 上本MSP430的中文书 424/79389 微控制器 MCU 2013-12-17
  
  :kiss: :kiss:
13. MSP430系列16位超低功耗单片机原理与应用_沈建华 569/79798 微控制器 MCU 2013-12-08
  
  :shy:

统计信息

已有11人来访过

芯积分：--
好友：1
主题：3
回复：13

留言

现在还没有留言

holmes94

最近访客

统计信息

留言

推荐博文