yshmilyou

动态 发布 点评 好友 关于
  • 主题 回复 课程 资料 参考设计 电路图 文章 博客
    1. Vivado仿真问题 10/12456 FPGA/CPLD 2019-02-16
      heningbo 发表于 2019-2-15 09:09 一般testbench每个信号变化都和时间有很大关系，否则你怎么测试被测module中各个信号的对应关系。
      是软件的问题，不知道怎么回事，好像环境变量没有设置好 "xvlog --incr --relax -prj simu_vlog.prj" 系统找不到指定的文件。
    2. Vivado仿真问题 10/12456 FPGA/CPLD 2019-02-14
      testset 发表于 2019-1-31 13:42 the file has the correct 'read/write/execute' permissions 似乎是你的文件权限设置的不对, 是在linux ...
      window系统，看文件权限没问题啊，文件夹命名也没看到异常，感觉像是软件没装好，但是重装了两次也都是同样的问题
    3. Vivado仿真问题 10/12456 FPGA/CPLD 2019-01-27
      不足论 发表于 2019-1-26 10:45 语法报错了
      就是写了个简单的反相器，modelsim编译仿真是可以过的

最近访客

< 1/1 >

统计信息

已有6人来访过

  • 芯积分：--
  • 好友：--
  • 主题：1
  • 回复：3

留言

你需要登录后才可以留言 登录 | 注册

现在还没有留言

推荐博文