chenbingjy

个性签名:为江山踏坏了乌骓马,为社稷拉断了宝雕弓。

  • 2024-06-29
  • 回复了主题帖: 连接不上目标板

    damiaa 发表于 2024-6-28 12:36 是不是哪里配置没搞好? 网上看到有这样的问题:     或者驱动要更新? 谢谢,还是不行

  • 回复了主题帖: 连接不上目标板

    damiaa 发表于 2024-6-28 12:36 是不是哪里配置没搞好? 网上看到有这样的问题:     或者驱动要更新? 谢谢!我试试

  • 2024-06-28
  • 回复了主题帖: 连接不上目标板

    wangerxian 发表于 2024-6-28 09:18 烧入可以仿真不行? 仿真都不行,如何烧录?

  • 回复了主题帖: 连接不上目标板

    秦天qintian0303 发表于 2024-6-28 08:50 板子会不会挂掉了,之前测试TI的板子的时候就锁死了一次 用ccs3.3没问题,高版本就不行

  • 回复了主题帖: 连接不上目标板

    Jacktang 发表于 2024-6-28 07:33 XDS100V2的驱动程序应该装对了么 硬件连接对了么 CCS9选的芯片型号也对么 还能有什么 xds100v2不需要装驱动 硬件连接对了 芯片型号没错

  • 2024-06-27
  • 发表了主题帖: 连接不上目标板

    我用的CCS9,仿真器是XDS100V2,系统是WIN1064位。   仿真时,连不上目标板。 请问高手,如何解决?谢谢!  

  • 2024-06-26
  • 回复了主题帖: 编译错误的问题

    谢谢!我试试

  • 2024-06-21
  • 发表了主题帖: 夏宇闻老师书第17章RISC_CPU 操作和时序仿真的问题

    新建工程,编译通过   运行仿真 这是什么原因呢?请指教,谢谢!      

  • 回复了主题帖: 5509a驱动HT1621的问题

    谢谢!我改成类似这样就好了 temp&=0xfe;      GPIO_RSET(IODATA,temp);  

  • 2024-06-20
  • 发表了主题帖: 5509a驱动HT1621的问题

    代码: #include <csl.h> #include <csl_pll.h> #include <csl_chip.h> #include <csl_gpio.h> typedef unsigned char uchar; typedef unsigned int uint; #define Smg_a 0x80 #define Smg_b 0x40 #define Smg_c 0x20 #define Smg_d 0x01 #define Smg_e 0x02 #define Smg_f 0x08 #define Smg_g 0x04 #define Smg_dp 0x10 #define Bmp0Map Smg_a | Smg_b | Smg_c | Smg_d | Smg_e | Smg_f #define Bmp1Map Smg_b | Smg_c #define Bmp2Map Smg_a | Smg_b | Smg_d | Smg_e | Smg_g #define Bmp3Map Smg_a | Smg_b | Smg_c | Smg_d | Smg_g #define Bmp4Map Smg_b | Smg_c | Smg_f | Smg_g #define Bmp5Map Smg_a | Smg_c | Smg_d | Smg_f | Smg_g #define Bmp6Map Smg_a | Smg_c | Smg_d | Smg_e | Smg_f | Smg_g #define Bmp8Map Smg_a | Smg_b | Smg_c | Smg_d | Smg_e | Smg_f | Smg_g #define Bmp9Map Smg_a | Smg_b | Smg_c | Smg_d | Smg_f | Smg_g #define Bmp7Map Smg_a | Smg_b | Smg_c #define BmpAMap Smg_a | Smg_b | Smg_c | Smg_e | Smg_f | Smg_g #define BmpBMap Smg_c | Smg_d | Smg_e | Smg_f | Smg_g #define BmpCMap Smg_a | Smg_d | Smg_e | Smg_f #define BmpDMap Smg_b | Smg_c | Smg_d | Smg_e | Smg_g #define BmpEMap Smg_a | Smg_d | Smg_e | Smg_f | Smg_g #define BmpFMap Smg_a | Smg_e | Smg_f | Smg_g unsigned char temp=0; #define CS_0 GPIO_RSET(IODATA,temp&0x0fe) #define CS_1 GPIO_RSET(IODATA,temp|0X001) #define WR_0 GPIO_RSET(IODATA,temp&0x0fd) #define WR_1 GPIO_RSET(IODATA,temp|0X002) #define DA_0 GPIO_RSET(IODATA,temp&0x0fb) #define DA_1 GPIO_RSET(IODATA,temp|0X004) const unsigned char SegCode[] = {Bmp0Map,Bmp1Map,Bmp2Map,Bmp3Map,Bmp4Map,Bmp5Map, Bmp6Map,Bmp7Map,Bmp8Map,Bmp9Map,BmpAMap,BmpBMap, BmpCMap,BmpDMap,BmpEMap,BmpFMap}; unsigned char DpyNum[6] = {Smg_g,Smg_g,Smg_g,Smg_g,Smg_g,Smg_g}; //显示缓冲区 unsigned int i; void delay(uint x) { uint i,j; for(i=0;i<x;i++) for(j=0;j<20;j++); } void COMMAND_HT1621(unsigned char comm) { unsigned char i; CS_0; delay(5); WR_0; delay(5); for(i=0;i<3;i++) //写命令 { if((0x04<<i)&0x04) DA_1; //100 else DA_0; delay(5); WR_0; delay(5); WR_1; delay(5); } for(i=0;i<9;i++) //写命令数据 { if((comm<<i)&0x80) DA_1; //100 else DA_0; delay(5); WR_0; delay(5); WR_1; delay(5); } CS_1; delay(5); } void HT1621_Display(void) { unsigned char i; CS_0; //片选CS delay(5); WR_0; delay(5); for(i=0;i<3;i++) //写命令 { if((0x05<<i)&0x04) DA_1; else DA_0; delay(5); WR_0; delay(5); WR_1; delay(5); } for(i=0;i<6;i++) //写地址 { if((20<<i)&0x20) DA_1; //20对应 SEG地址 else DA_0; delay(5); WR_0; delay(5); WR_1; delay(5); } for(i=0;i<8;i++) //写数据 { if((DpyNum[5]<<i)&0x80) DA_1; else DA_0; delay(5); WR_0; delay(5); WR_1; delay(5); } for(i=0;i<8;i++) //写数据 { if((DpyNum[4]<<i)&0x80) DA_1; else DA_0; delay(5); WR_0; delay(5); WR_1; delay(5); } for(i=0;i<8;i++) //写数据 { if((DpyNum[3]<<i)&0x80) DA_1; else DA_0; delay(5); WR_0; delay(5); WR_1; delay(5); } for(i=0;i<8;i++) //写数据 { if((DpyNum[2]<<i)&0x80) DA_1; else DA_0; delay(5); WR_0; delay(5); WR_1; delay(5); } for(i=0;i<8;i++) //写数据 { if((DpyNum[1]<<i)&0x80) DA_1; else DA_0; delay(5); WR_0; delay(5); WR_1; delay(5); } for(i=0;i<8;i++) //写数据 { if((DpyNum[0]<<i)&0x80) DA_1; else DA_0; delay(5); WR_0; delay(5); WR_1; delay(5); } CS_1; //释放CS delay(5); } void LCD_Init(void) { COMMAND_HT1621(0x01); //SYS EN COMMAND_HT1621(0x03); //LCD ON COMMAND_HT1621(0x29); //4 COM 1/3 BIAS HT1621_Display(); //clear screen } void delay1(); /*锁相环的设置*/ PLL_Config myConfig = { 0, //IAI: the PLL locks using the same process that was underway //before the idle mode was entered 1, //IOB: If the PLL indicates a break in the phase lock, //it switches to its bypass mode and restarts the PLL phase-locking //sequence 24, //PLL multiply value; multiply 24 times 1 //Divide by 2 PLL divide value; it can be either PLL divide value //(when PLL is enabled), or Bypass-mode divide value //(PLL in bypass mode, if PLL multiply value is set to 1) }; main() { /*初始化CSL库*/ CSL_init(); /*设置系统的运行速度为144MHz*/ PLL_config(&myConfig); /*确定方向为输出*/ GPIO_RSET(IODIR,0xFF); LCD_Init(); DpyNum[0] = SegCode[0]; //"三" DpyNum[1] = SegCode[3]; DpyNum[2] = SegCode[6]; DpyNum[3] = SegCode[9]; DpyNum[4] = SegCode[12]; DpyNum[5] = SegCode[15]; HT1621_Display(); while(1) { } } void delay1() { Uint32 j = 0,k = 0; for(j = 0;j<0x30;j++) { for(k= 0;k<0xffff;k++) {} } } /******************************************************************************\ * End of gpio.c \******************************************************************************/ 我试图用TMS320VC5509A驱动HT1621,可是不成功。 #define CS_0 GPIO_RSET(IODATA,temp&0x0fe) #define CS_1 GPIO_RSET(IODATA,temp|0X001) #define WR_0 GPIO_RSET(IODATA,temp&0x0fd) #define WR_1 GPIO_RSET(IODATA,temp|0X002) #define DA_0 GPIO_RSET(IODATA,temp&0x0fb) #define DA_1 GPIO_RSET(IODATA,temp|0X004) 我担心是这几句有问题。 不知道5509有没有对IO口位操作的函数。 请大神指教,谢谢!

  • 2024-06-12
  • 回复了主题帖: c2000v6.1

    谢谢分享

  • 2024-06-11
  • 发表了主题帖: CCS7仿真28335进入不了main函数

    上图: 就这个样子。请问高手,哪里冲出了问题?如何解决?谢谢!    

  • 2024-06-09
  • 回复了主题帖: out出不来

    00750 发表于 2024-6-8 10:21 testbench中第54行前面加个always,你这时钟一直为1,结果肯定不对。 谢谢!

  • 2024-06-08
  • 发表了主题帖: out出不来

    我用modesim仿真 register.v: module register8(ena,clk,data,rst,out); input ena,clk,rst; input [7:0] data; output [7:0] out; wire [7:0] data; reg[7:0] out; always @(posedge clk) if (!rst) out = 0; else if (ena) out = data; //閾忕晫鍔у▽鈩冩箒閸愭獔lse妞ょ櫢绱濋弰鍓у姧婵″倹鐏塭na娑撹桨缍嗛悽闈涢挬閿涘苯宓嗘担鎸庢闁界喎褰夐崠鏍电礉data閸欐ê瀵查敍灞肩稻out娴犲秳绻氶幐浣风瑝閸? endmodule register1.v // Copyright (C) 1991-2013 Altera Corporation // Your use of Altera Corporation's design tools, logic functions // and other software and tools, and its AMPP partner logic // functions, and any output files from any of the foregoing // (including device programming or simulation files), and any // associated documentation or information are expressly subject // to the terms and conditions of the Altera Program License // Subscription Agreement, Altera MegaCore Function License // Agreement, or other applicable license agreement, including, // without limitation, that your use is for the sole purpose of // programming logic devices manufactured by Altera and sold by // Altera or its authorized distributors. Please refer to the // applicable agreement for further details. // ***************************************************************************** // This file contains a Verilog test bench template that is freely editable to // suit user's needs .Comments are provided in each section to help the user // fill out necessary details. // ***************************************************************************** // Generated on "06/08/2024 07:43:11" // Verilog Test Bench template for design : register8 // // Simulation tool : ModelSim (Verilog) // `timescale 1 ns/ 100 ps module register8_vlg_tst(); // constants // general purpose registers // test vector input registers reg clk; reg [7:0] data; reg ena; reg rst; // wires wire [7:0] out; // assign statements (if any) register8 i1 ( // port map - connection between master ports and signals/registers .clk(clk), .data(data), .ena(ena), .out(out), .rst(rst) ); initial begin // code that executes only once // insert code here --> begin clk=0; #5 clk=~clk; // --> end end initial // optional sensitivity list // @(event1 or event2 or .... eventn) begin // code executes for every event on sensitivity list // insert code here --> begin #10 rst=0; #10 rst=1; #10 ena=1; #10 data=16'h55; #10 data=16'haa; #10 data=16'h46; #10 $stop; // --> end end endmodule 仿真效果图:   请问高手,哪里出错了?谢谢!  

  • 2024-06-07
  • 发表了主题帖: 调试的问题

    我的系统是win10 64位,装的开发环境是CCS7. 编译没问题,调试出错 请问高手,如何解决?谢谢!  

  • 回复了主题帖: MAX7219的问题

    hjh0512 发表于 2024-6-6 18:03 可以用万用表测量一下,但是你说测量了,段码能亮?是指什么? 断电的情况下,用万用表测的

  • 2024-06-03
  • 回复了主题帖: 哪儿找到cyclone ii器件库

    Jacktang 发表于 2024-6-3 07:30 在Altera的官方网站上找到Cyclone II器件库。需要下载和安装Cyclone II器件库 谢谢,找到了

  • 回复了主题帖: AD转换的问题

    wangerxian 发表于 2024-6-3 10:31 例程都不行,是不是板子有问题? 我用proteus仿真的

  • 发表了主题帖: rom没有colck引出来

    先上图 我照着《那些年,我们拿下了FPGA》这本书操作,可是生成rom核时,clock引脚没引出来。 请问高手,如何解决?谢谢! 我用的quartus13.0,安装了器件库    

  • 2024-06-02
  • 发表了主题帖: 哪儿找到cyclone ii器件库

    请问高手,哪儿能找到cyclone ii器件库?谢谢!

最近访客

< 1/6 >

统计信息

已有724人来访过

  • 芯积分:1072
  • 好友:15
  • 主题:722
  • 回复:2307

留言

你需要登录后才可以留言 登录 | 注册


289887903 2018-7-13
你好    请教在android上怎么实现SO 库的调用 实现读取二代证照片信息   QQ 289887903
石玉 2016-5-17
chenbingjy: 你好!你QQ多少?方便想你请教Linux下编译安卓开发内核?谢谢!
扣扣971586331,我只是在linux下编译过安卓
查看全部