好啊好啊！

原帖由 夏宇闻 于 2013-3-6 16:35 发表 [url=https://bbs.eeworld.com.cn/redirect.php?goto=findpost&pid=1449475&ptid=222470][/url] 您修改的是源代码还是sof或pof代码?您修改过引脚定义文件吗?外部电路中有芯片电源电压或其他驱动电压源吗?它们连在哪条引脚上?总之在修改FPGA逻辑结构时，一定要对它与线路板上其它元件的连接方式做十分认真的分析 ...

感谢夏老师的指导！我修改的是VHDL源代码，外部有AD采集转换芯片、光耦、电压保持电路、8通道选通芯片、反相器，还有另外一块放大器板可以装上和拆卸。问题出现后我卸下放大板，检查了电源，3.3V、1.25V均正常，每次用AS方式下载时，配置芯片有波形输出，下载完毕后拔出下载器，重新上电，用示波器观察CONF_DONE与NCSO引脚，两者一直低电平，说明FPGA没有配置成功。测出CONF_DONE引脚对地阻抗为71欧左右，对VCC_3.3V阻抗为315欧左右。程序修改的是将16条输入管脚赋值到寄存器和关闭电压保持电路的操作提前10个50M时钟周期，其他没有修改。

夏老师好，这几天在调VHDL程序，遇到一个很费解的问题，好像两个FPGA在下载一个稍微改动的程序后就都烧了：首先下载原程序，FPGA可以正常运行，再改了程序的几个语句，再编译下载，下载成功，但FPGA没有运行，从此不管是下载原程序，还是其他程序，都不能运行，但QUARTUS总是显示下载完成。于是换了另外一块板，下载原程序，能正常运行，再换之前改动的程序，FPGA又出现上面的问题，好像两个FPGA因为我的几个语句改动，就烧了。两个FPGA都能通过AS或JTAG下载，但就是不运行。请夏老师指导！

采用IPcore，会不会受了那些限制啊？

刚学MSP，急切需要！谢谢楼主啊！798816917@qq.com