zombes

动态 发布 点评 好友 关于
  • 主题 回复 课程 资料 参考设计 电路图 文章 博客
    1. 一个很神奇的问题 8/2815 FPGA/CPLD 2017-04-08
      zombes 发表于 2017-4-8 15:55 是啊 你如果随便选一个 有提示么？配置引脚不就是这么配置么
      然后，你按照原理图的顺序，将引脚挨个输入不就得了
    2. 一个很神奇的问题 8/2815 FPGA/CPLD 2017-04-08
      shoulder 发表于 2017-4-5 21:34 是这样吗
      是啊 你如果随便选一个 有提示么？配置引脚不就是这么配置么
    3. 如何确认preloader正常运行 7/4395 FPGA/CPLD 2017-04-08
      yupc123 发表于 2017-4-6 09:22 官方只提供原代码，没有提供可执行的程序，要根据你的工程文件参数，要重新生成可执行文件才行。串口有信 ...
      对，的确如您所说，官方给的只有源代码，没有可执行文件，我使用bsp-editor定位hps_isw_handoff产生了software，然后make后产生的u-boot-spl，先执行该u-boot-spl，然后执行的基于SDRAM的程序，结果就报如上错误。今天我对比了de0和de1的配置，发现ddr3部分配置不一致，将de0配置成de1的参数，仍然提示上面的错误。
    4. ISE支持MAX V 系列的芯片么？ 10/5148 FPGA/CPLD 2017-04-05
      altera公司的开发软件是quartus，从13.0开始貌似都支持。
    5. 一个很神奇的问题 8/2815 FPGA/CPLD 2017-04-05
      手动双击location进行管教分配，提示什么？
    6. 如何确认preloader正常运行 7/4395 FPGA/CPLD 2017-04-05
      yupc123 发表于 2017-4-5 13:55 preleader已经运行成功，preleader在加载你的程序失败，应是你的DDR3参数配置有问题，DDR3没有加载成功
      那样我就按照参数配置的方向查找问题了。 但是大哥，我这个preloader是从板子的demo中寻找生成的，难道官方的也有问题么？另，官方给的软件版本是14.0或者14.1，我这边是15.0，使用handoff中的文件生成的u-boot-spl能用么？
    7. 如何确认preloader正常运行 7/4395 FPGA/CPLD 2017-04-05
      yesea 发表于 2017-4-5 09:28 你的板子在启动的时候，是只运行了preloader吗
      对，我debug运行的，就跟裸机程序一样
    8. Altera SOC FPGA起动步骤，是我经过一年多的实践总结出来的，现在拿出来同大家分享... 11/12049 FPGA/CPLD 2016-11-20
      :Laugh:

最近访客

< 1/1 >

统计信息

已有39人来访过

  • 芯积分：--
  • 好友：--
  • 主题：2
  • 回复：8

留言

你需要登录后才可以留言 登录 | 注册

现在还没有留言

推荐博文