一丝执念回复过的主题帖子-电子工程世界

一丝执念

个性签名：做一对羽翼，要自由飞翔

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. DSP与FPGA最简单的通信方法 5/4338 DSP 与 ARM 处理器 2013-04-06
  
  楼上的把问题整复杂了，采用版主的方法就好。配置完空间后，FPGA给DSP分配地址，当DSP读该地址的时候，FPGA将数据放到总线上。
2. TMS320C6713BGDP225内核供电电压1.26 1/2878 DSP 与 ARM 处理器 2012-02-13
  
  怎么没人回应啊，哎.....
3. 中断程序的问题 3/3331 DSP 与 ARM 处理器 2012-01-04
  
  看贴出来的代码应该是C6000序列的DSP 这个问题你找本C6000的DSP书看下比较合适
4. FPGA求助 6/2717 FPGA/CPLD 2011-12-30
  
  论坛里有很多这方面的资料共享
5. 【藏书阁】基于USB的串行通信软硬件设计 11/5398 DSP 与 ARM 处理器 2011-12-29
  
  thanks
6. 关于内部信号走全局时钟网络的问题 4/7933 FPGA/CPLD 2011-12-29
  
  谢谢eeleader，问题应该是解决了。我就是用了个BUFG 把这个内部信号转换了一下。以前没搞定是因为我把这个信号输出的时候约束在了一个非时钟管脚上，提示如下警告： WARNING:Route:455 - CLK Net:clk2_OBUF may have excessive skew because 0 CLK pins and 1 NON_CLK pins failed to route using a CLK template. 不知道我这样理解正不正确？还是就是你所说的“把内部信号网络制定位时钟信号”能帮解释一下么？
7. 关于内部信号走全局时钟网络的问题 4/7933 FPGA/CPLD 2011-12-29
  
  只有从全局时钟管脚引进的时钟或者复位信号才会上全局网络，我是这样理解的。
8. CPLD／FPGA常用模块与综合系统设计实例精讲 8/3596 FPGA/CPLD 2011-12-28
  
  谢谢楼主分享
9. 有FPGA实现倍频的verilog的代码吗？ 5/15497 FPGA/CPLD 2011-12-27
  
  正常的方法就应该是同过设置菜单选项产生一个模块，刚试过...
10. 请教一个关于时钟信号的问题 7/4283 FPGA/CPLD 2011-12-26
  
  谢谢sun_ic的耐心解释，研究一下......
11. DSP上电后产品功能时好时坏，拜托高手们帮帮忙啦。 8/4198 DSP 与 ARM 处理器 2011-12-25
  
  首先定位问题出在那里：有几个建议1、让程序在SRAM中多次运行，看是否会出问题。 2、要是还有问题就要察看你的DSP外围配置有没有不正常的地方如引导模式等，还要检查SRAM。要是你的片内RAM足够大的话，可以将程序运行在片内试试看！
12. 请教一个关于时钟信号的问题 7/4283 FPGA/CPLD 2011-12-25
  
  楼上的你好，我也遇见过这样的问题。DCM只能产生固定的几个分频吧？比如楼主所说的75、100分频等就无法产生。另，比如说在项目中一定要用到800KHZ、8KHZ、1KHZ等几个频率信号，都用60M奇分频产生么？这样是不是也不合适？请问有什么好的办法么？
13. 请教一个关于时钟信号的问题 7/4283 FPGA/CPLD 2011-12-24
  
  同问 ......... 请高手指教！！
14. vc33怎么用c语言实现扩展精度？ 1/3640 DSP 与 ARM 处理器 2011-12-24
  
  vc33中long double类型是扩展的双精度浮点数，40位； double，float都是32位。

统计信息

已有163人来访过

芯积分：--
好友：2
主题：8
回复：14

留言

现在还没有留言

一丝执念

最近访客

统计信息

留言

推荐博文