-
该怎么办呢
-
图是可以看见的啊,主要是时钟偏斜大于数据延迟了,不符合时序要求
-
是的啊,应该是数据延迟小于时钟偏斜,但是我设计的仿真结果是时钟偏斜大于数据延迟,我看了一些资料,知道原因,但是不知道怎么去修改它啊
-
同问题是
-
谢谢分享,好东西哦
-
谢谢分享,FPGA不懂的东西太多了
-
正在学啊,谢谢分享,下载下来看看
-
是吗,你有这方面的经验吗
-
用IP核就什么都不用做了:)
-
谢谢,我刚学的,希望以后与你多交流
-
恩,谢谢啊,我是需要好好学习呢,对很多东西都还不了解
-
是吗,我好好看看吧,谢谢你的意见
-
谢谢分享,最近正研究这东西
-
你有用FPGA实现DDS相关的资料吗,我最近正在看这方面的东西,可以交流一下啊
-
恩,比如说我想每个频率持续100个单位时间,然后频率就要改变,这个应该怎么办
-
谢谢分享,前段时间还在研究这个问题呢
-
最好按类分好,强烈期待中
-
我们会努力
-
:Laugh:
-
谢谢分享诶