千万别有这样的想法，如果你没有背景，学历很大程度是你走向社会起码的身份，fpga只是一种技术，你进公司也可以学，况且这种东西夏老讲的再好你不在公司实践一两年也没法彻底掌握。不过话说回来，一般人在公司干两年都能学会，就是上不上心的问题。但是你在学校学的东西就不一样，出了校门就不会有人再教你。把英语学好，把专业学好。因为人一般不可能干一辈子技术，技术迟早得仍的，但是学习的经历，出国的经历，校友资源，这些都是永远的。

“跟我学了3个月的大专、无名大学本科生、硕士生全部在北京找到工作”，您的意思是这些人本来不应该在北京找到工作，是您的恩赐了 [ 本帖最后由 lxz 于 2012-2-28 09:15 编辑 ]

硅谷的没落，日本电子巨人的抱团取暖，知名电子公司的倒闭，电子业的冬天已经来临了，大家如果有热情还是更着重软件方面的开发吧，别非把自己逼入一个衰退行业的死墙角

http://sourceforge.net/projects/libhdlfltp/，一个开源的fpga的浮点运算处理库，我只是推荐了这个，就被禁言

为什么要限制发言，批评不自由，研究也不会活跃

夏老师虽然不是博导，院士，可是全社会都认可您的水平和能力，以及您在国内verilog方面的开拓性贡献，这么学子敬仰您，公道自在人心吧

从repeat重复打印次数的问题上可以说明verilog的语义还不是特别严格，不同仿真工具都按自己的理解去做的，所以有的打印15次，有的打印16次。 为了避免这种情况，必须给出verilog语言的形式化说明和语义的形式化解释，这不正说明形式化verilog语义工作的必要性吗

verilog语义解释感觉还不完善，各厂家的仿真软件和综合软件也是根据各家的理解去做的。软件上解决程序设计语言的语义精确定义问题的方法就是形式语义，目前也有verilog形式语义的研究，就是刚开始，另外对状态机（有限状态自动机）的形式化研究也很有用。

看看~

是呀，夏老师说的太对了，如果是已经成熟的产品最好不做。如果是最新的东西，比如4G相关的，国内外都在刚起步，别人和你在一个起跑线上，才有希望

夏老师，您好！请教您一个问题，我们在写test bench时经常要用到系统函数random，这个函数产生的是均匀分布的随机数吗，我知道在verilog里面有产生任意分布比如高斯型、泊松型随机数的系统任务函数，但是在教材中写的test bench 中很少见到这些函数的使用，是不是我们的测试中不用过多考虑这些。 还有我觉得似乎温度对fpga的时序稳定性也应该有一定影响，可是各种的软件分析工具似乎都没提供类似的分析。 谢谢！

夏老师说的对。不过我觉得中国即使有西方那样的民主也不一定有西方的发达的经济和生活水平。以能源为例，我国人均消费石油242公斤，世界平均是590公斤，而美国人均消费了3吨多，日本人均消费了1.9吨。从人均进口量来说，我国人均进口100公斤，世界平均是400公斤，美国是2.1吨，日本也接近2吨，都是我国的20倍。如果我国达到美国的消费水平，那么全世界的石油产量都供应我国，也是不够的。而且美国和欧洲有先进的创新机制和高科技，我国以什么和他们竞争呢。目前的我国没有真正意义上的工会，没有基本的劳动保障，没有真正的劳动者维权机制，却有大批失地的农民，大量的富裕劳动力，但是是不是现行的制度能更好的保证这种廉价劳动力方面的优势，从而使国家更具竞争力呢，我一直在思考这个问题。 如果民主化了但经济竞争力却下降了，人民生活水平降低了，那么这个民主过程也值得怀疑呢。

谢谢夏老师的回答，有老师在论坛，学着心里就踏实了。

夏老师，您好！目前在用fpga做一涉及个键盘的程序，需要有优先级的发送按键的扫描码（如果检测有多个键被按下），还有组合按键的情况。 我的思路是设置一个寄存器，设为reg super[100:0],表示101个按键，0位的优先级最高，100位最低。每个按键对应寄存器super中的某一位。有一个always块检测按键按下或抬起的状态：当检测该键被按下的时候，该键对应super位置1，当检测该键已抬起或根本没按下该键对应super位置0.   在发送键盘扫描码时，不断从super的第0位到第100位移动，遇到有1的位的时候不断发送该位对应的键盘扫描码，直到收到主机送的应答信号，再把改建对应super位置0.. 组合键的考虑是：先将几个键对应位相与，为1则证明有组合键按下，做相应处理，为0则没有。 去抖的方式是通过一个临时寄存器super_temp，根据键盘行码和列码的情况给super_temp置1或0；通过若干个周期比较super_temp某一位是否始终为0或1，如果是则证明该位对应按键已经稳定，将该值记录到super中的对应位中。 程序已经通过前仿真和后仿真。 我的问题是如果这样做，要预存101个按键的扫描码到fpga中，由于我的芯片资源比较多，没什么问题，但是当实际中做键盘用的fpga芯片资源是否会不够用呢，谢谢！ 从老师以前回答看好像老师不太瞧的起做算法的人，可是做算法的人也有一定贡献呀，比如现在互联网搜索，图形图像压缩，信号处理，好多事情算法都起做用呀。

一直有一个想法，用fpga实现一些股票技术指标计算的加速，以便迅速生成股票的技术指标图形和数据，目前已经开始用verilog写一个MACD指标图形的加速程序，我想将来做到手机里可能会用前景，困难在于数据可能不整齐，比如某日可能停盘或者除权等，请教一下夏老师这个适合用fpga做吗，谢谢！

谢谢夏老师的指点！我指的是基于HEVC协议的视频编解码芯片，这个协议是去年4月才初步确定的全面取代H.264的下一代视频编解码协议，这个协议希望支持高清、3D、无线等最新应用需求，这个协议与上一个协议相比最显著的特点是大量运用了最新的小波算法。新岸线提出的便携式电视我查了下，仍是支持H.264/H.263，MPEG2/4解码方案的，这方面的技术相对是成熟的，当然H.264协议做便携电视的视频编解码方案也是合适的，谢谢！

小波特别是二代小波在h.264之后的新一代视频编解码系统中发挥重要的作用，其应用包括数字高清，手机电视等，全球的新一代视频芯片需求量至少15亿片以上，而研发成本也就两千万左右，目前国外也没有出片，所以我们和国外是同一起跑线上。 我觉得硬件工程师必须要懂算法。因为一是数学或者软件工作者给出的算法都是大概的，如果不了解原理，就很难根据已有的要求去寻找合适的硬件体系结构去实现（除非是那种特别简单或者原始的算法）。二是算法的硬件实现可能需要一些小的修改。当然完全不懂算法去单独设计此类芯片也有可能，只是芯片的效率不高，难于商业化。总之一句话，让懂的人去设计是最合适的。 虽然小波的各种算法和软件实现对我来说已经早已不是问题。但目前想基于fpga系统实现一些此类算法（有商用价值，科研不在此列）仍较为困难，望对此有兴趣的老师能给予指点。

谢谢夏老师的回答！

另外还在看CPU的开源项目opensparc，网址http://www.opensparc.net/，如何学习这个CPU项目，夏老师能给一些建议吗，谢谢！

夏老师，您好！目前在看您的教材的cpu一章，有几个不明白的地方。 一是：书中17.3.5节讲到“数据控制器的作用是控制累加器数据输出，由于数据总线是各种操作时传送数据的公共通道，不同的情况下传送不同的内容。有时要传输指令，有时要传送RAM区或接口的数据。累加器的数据只有在需要往RAM区或端口写时才允许输出”，可是书上的图中累加器的输出是连到alu单元的acum输入上了呀，并没有接到总线上。 二是SKZ指令的意义，书中有两处提到，1是“第5个时钟，若操作符为ANDD、ADD或XORR，算术运算器就进行相应的运算；若为LDA，就把数据通过算术运算器送给累加器；若为SKZ，先判断累加器的值是否为0，如果为0，PC就增1，否则保持原值”； 2是“SKZ为零跳过下一条语句。该操作先判断当前alu中的结果是否为零，若是零就跳过下一条语句，否则继续执行。”看得有点糊涂，夏老师能详细解释一下吗 三是：累加器的代码         always@(posedge clk)         begin         if(rst)         accum