仿真时出现以下结果！ # writing-------writing-------writing-------writing------- # ** Warning: (vsim-7) Failed to open readmem file "E:/modelsim_simulation/signal/addr.dat" in read mode. # No such file or directory. (errno = ENOENT)    : E:/modelsim_simulation/signal/Signal.v(102) #    Time: 0 ns  Iteration: 0  Instance: /Signal # ** Warning: (vsim-7) Failed to open readmem file "E:/modelsim_simulation/signal/data.dat" in read mode. # No such file or directory. (errno = ENOENT)    : E:/modelsim_simulation/signal/Signal.v(103) #    Time: 0 ns  Iteration: 0  Instance: /Signal 我的modelsim仿真工程文件路径E:/modelsim_simulation/signal，而data.dat和addr.dat也放在这个文件里面！

实在抱歉，那个问题我还是没有解决！我不是很理解modelsim默认文件路径是什么意思，我是这样操作的，我用modelsim建立工程文件，存在了我的E盘里面（我安装modelsim在我的D盘里面），我的仿真文件和以及addr.dat和data.dat都放在了工程文件里面！而且我在modelsim里面点击file->source directory 时，这个路径也是我的工程文件路径！但是仿真时还是出现那个错误，实在找不到原因！很费解，麻烦夏老师再跟我解释一下！我是不是哪个细节做错了，谢谢！

我在仿真您书上的EEPROM程序时，出现以下错误： # writing-------writing-------writing-------writing------- # ** Warning: (vsim-7) Failed to open readmem file "addr.dat" in read mode. # No such file or directory. (errno = ENOENT)    : Signal.v(102) #    Time: 0 ns  Iteration: 0  Instance: /top/signal # ** Warning: (vsim-7) Failed to open readmem file "data.dat" in read mode. # No such file or directory. (errno = ENOENT)    : Signal.v(103) #    Time: 0 ns  Iteration: 0  Instance: /top/signal 我已经把addr.dat和data.dat这两个文件放在modelsim仿真工程文件夹下面了，还是有错误！然后我就加上文件路径，还是出现错误！您昨天说文件应该放在仿真工程文件下，但是我这样做了怎么还是出错呢？

这个例子里面有对文件的处理，请问仿真时addr.dat和data.dat两个文件应该放在电脑的哪个地方呢？是应该放在modelsim仿真工程文件下面吗？

我在用modeisim se6,2b仿真您书上的EEPROM程序时，编译通过也没有WARNING！但是在start simulation 时却出现以下错误，我查了好久不知道错误出在那里！希望老师帮忙解答一下！谢谢！ # Compile of EEPROM_WR.v was successful. # Compile of Signal.v was successful. # Compile of Top.v was successful. # Compile of EEPROM.v was successful. # Compile of 220model.v was successful. # 5 compiles, 0 failed with no errors. # Loading work.top # Loading work.Signal # ** Error: (vsim-3033) E:/modelsim_simulation/eeprom read/Top.v(17): Instantiation of 'EEPREOM_WR' failed. The design unit was not found. #         Region: /top #         Searched libraries: #             work # Loading work.EEPROM # Error loading design

听了ssmonk的分析恍然大悟，谢谢!也非常感谢夏老师！

把assign中的NS改为CS就对了，而且仿真也正确，就是没有想明白为什么？

我把您写的书上的系列码检测器上的程序改写成以下程序时，编译通过，用quartus查看RTL级视图也正确，但是查看门级视图却发现输入与输出之间没有连接，请夏老师知道！ module seqdet(data_in,z,clk,rst); input data_in,clk,rst; output z; reg[2:0] NS,CS; wire z; parameter[2:0]  IDLE=3'b000,           A   =3'b001,           B   =3'b010,           C   =3'b011,           D   =3'b100,           E   =3'b101,           F   =3'b110,           G   =3'b111;                     assign z=(NS==D&&data_in==0)?1:0; always @(posedge clk or negedge rst)       begin       if(!rst)           CS

请问一下modelsim 6.2版本中怎么查看非端口信号的波形呢？