十字星1986

动态 发布 点评 好友 关于
  • 主题 回复 课程 资料 参考设计 电路图 文章 博客
    1. PLL使用出错 6/4081 FPGA/CPLD 2014-01-13
      输入时钟不能使其他pll分频过的   最好就是找晶振引入的io做pll的输入
    2. 【FPGA设计】《FPGA设计高级技巧》全系列讲述 已修改免费 1324/110908 FPGA/CPLD 2014-01-03
      下来看看
    3. 赛灵思FPGA培训资料汇总,免费提供，欢迎索要 86/14560 FPGA/CPLD 2012-07-09
      楼主，请发我一份，谢谢  356636122@qq.com
    4. 求助~，关于verilog实现ram的方法~~~ 4/4123 FPGA/CPLD 2012-03-28
      tool -》  mega  wizard plug  ->creat a   -》  memory  下有现成的可配置逻辑块   设置下就能用了
    5. 串口实验波特率 3/2697 FPGA/CPLD 2012-03-26
      收发的波特率设置要统一的    不然肯定误码了
    6. QuartusII NoDevice的问题 2/7654 FPGA/CPLD 2012-03-26
      在设备管理器中看看是否有未识别的器件    可能是没有设置驱动的路径   下载器未识别
    7. 求助一个vga显示波形的问题 6/5488 FPGA/CPLD 2012-03-26
      内部ram申请一个420*400的一位数据宽度的空间  初始值设置为0   将ad的值换算 （AD*420）/4095=X    然后按照（X*420+1+点的列数）作为地址  将地址中的数设置为1    显示时显示到420*400的窗口  就可以读取ram中的每个地址中的一位数据作为一个像素的值   0为黑点也就是0   1可以设置成亮点也就是1024  这样就应该可以了
    8. FPGA的VGA怎么显示字符 4/3093 FPGA/CPLD 2012-03-26
      也是一种行帧的点阵模式     跟用led阵列做字符图像显示类似
    9. quartus编译警告 2/2854 FPGA/CPLD 2012-03-14
      最好用最新版本的quartus编译   因为有些警告在低版本中会提示  在高版本中已经认为不需要处理  不显示了  在高版本中还提示的警告最好也处理掉  不然会影响执行的速率和资源的利用率
    10. 【摸黑抢楼】赢大礼，关于示波器的狂想曲！（已公布获奖楼层） 247/38791 测试/测量 2012-02-08
      如果可以在示波器加上上位机端的控制  或者做成网络的    这样就可以远程控制测量  让机器发挥更大的作用
    11. cpld 计数器 从0开始计数记到16停止， 上电之后计数器不工作 7/3740 FPGA/CPLD 2012-02-08
      循环没跑起来
    12. FPGA有没有像stm32那样有一个官方的库函数文档 9/3640 FPGA/CPLD 2012-02-06
      FPGA 中的编译软件中可以设置支持的语言版本   这些语言版本又有自己特殊的一些特殊功能   在网上能下载到verilog 和VHDL各个版本的说明
    13. 请教关于FPGA程序执行时间问题 4/7938 FPGA/CPLD 2012-02-06
      FPGA中都是转化成电路了   时钟一般都是作为敏感信号起到触发电路运行的作用  是开关的作用   FPGA跟他们的最重要的区别就是并行而单片机这些都是偏向串行
    14. 视频信号转换问题 3/3396 FPGA/CPLD 2012-02-06
      这要看你转换的源的数据位宽度了   如果源只有8位  接低八位就行了
    15. SignalTapII的使用问题 3/2664 FPGA/CPLD 2012-01-11
      单个初值可以在变量初始化时就设置  如果是波形的话  可以申请一块片上内存然后读它输给信号 
    16. SignalTapII的使用问题 3/2664 FPGA/CPLD 2012-01-11
      这事嵌入式逻辑分析仪   功能类似示波器  只是个接收的  初值还是得在程序里写
    17. 程序有点问题 4/2392 FPGA/CPLD 2012-01-09
      得有触发条件 
    18. 求做FPGA算法的同行 12/6549 FPGA/CPLD 2012-01-09
      用fpga图像做算法  要比dsp花更多的精力在实现方式上  更讲究技巧  比如做图像的灰度直方图统计上  最容易想到的就是做一个case语句的灰度判断  每个灰度一个计数器  这样效率不高   可以申请一个片上内存  把灰度作为一个地址   对地址中的数据进行累加   效率就会提升很高   逻辑资源也会节省很多   再有就是浮点运算这关  要么dspbuild要么nios在fpga中自己写浮点运算  感觉还是挺麻烦的 运算速率也不会很高 
    19. FPGA做算法求助 3/3444 FPGA/CPLD 2012-01-09
      fpga做算法得过浮点运算这关 
    20. 输入数据要不要经过reg打一下的问题，以及循环计数的问题 2/3091 FPGA/CPLD 2012-01-09
      1.感觉是为了避免采集到数据的亚稳态而采取的方式   跟处理毛刺竞争冒险类似方的的增加D触发器方式  把数据作为敏感条件个人感觉不好 2.reg 型可以指定数据长度   integer类型在综合时直接被展开成【31:0】  两个占用逻辑资源量是不同的    reg在不约束数据位宽的时候同样是展开成32位   所以只要是经过综合的一般都用reg型的  单纯编译仿真都一样
第1页首页尾页    总共2页跳转

最近访客

< 1/1 >

统计信息

已有603人来访过

  • 芯积分：--
  • 好友：--
  • 主题：4
  • 回复：36

留言

你需要登录后才可以留言 登录 | 注册

现在还没有留言

推荐博文