-
加密怎么做?芯片里面有一个password字段。
-
谢谢。
原帖由 wangfuchong 于 2012-5-19 10:21 发表
查手册
例如至少有的芯片可以将SMCLK输出到管脚,设置相应的端口功能寄存器即可
[ 本帖最后由 dsp_comm 于 2012-5-19 11:18 编辑 ]
-
谢谢。应该是这样的。CPU从cache中读数的概率有多高。
我不知道有人用过没有,影响有多大。
-
你实现过吗?
我有一个AD采样的芯片,我想将AD采集的数据传到PC机,速率差不多是10Mbyte每秒。
将AD数据传输到FPGA,再接个CY7C68013,将数据传输到PC机。是这样做吧?
-
原帖由 水货老手 于 2011-7-9 19:33 发表
Additionally the recommendation for unused pins is to set them as outputs and not connect them on the PC board.没用的要设为输出,悬空。The most important thing is not to leave them in an input conditi ...
哪个用户指南里有?我怎么没有搜到啊,能给个该文档在TI网站上的链接吗?
-
谢谢,只要片上的SRAM大于CODE memory + DATA memory就可以吧
-
这个处理能力太低。
我以前用的是tms320vc5509A,156兆的。如果处理能量相当于100M的tms320vc5509A就可以。28335显然不够。
-
有芯片,你搜一下 www.minicircuits.com 就有,型号是BP4C
我不知道还有哪些公司有?
-
多谢楼上。
28M,CMOS,11个输出,单端输出。
●CDCLVC1111可以达到要求,还有哪些常用的呢,市场上比较容易买到的。
再问一下,用Clock Buffer比用FPGA实现相位噪声更小?
[ 本帖最后由 dsp_comm 于 2011-5-20 20:02 编辑 ]
-
如果用FPGA或者CPLD搭门电路做buffer,我不知道对相位噪声的恶化会怎样?如果专用的时钟buffer芯片不知道是不是更好。
我需要用输出的时钟给射频芯片,射频芯片里有PLL,我担心射频芯片对相位噪声敏感。
-
这个fpga是内置的flash吗?
-
EMIF是不是程序配置起来比HPI麻烦?
EMIF比HPI的线多在哪儿?
-
原帖由 仙猫 于 2011-5-17 09:39 发表
恰恰相反,当CPLD达到FPGA规模之后,价格反而要比FPGA贵得多,而FPGA除去通常的LE外,还拥有存储器、PLL等CPLD没有的资源,正好存储器为FIFO所用!
那太好了,我也查到了TQ144管脚的,焊接也不成问题了。 谢谢仙猫。
-
内置flash的fpga可以考虑,fpga贵点就贵点,单是如果是BGA封装的吧,我就做一两块,估计焊接会很贵。
-
原帖由 eeleader 于 2011-5-17 08:17 发表
用CPLD应该可以,容量应该在1000个LE应该就可以了,比若CPLD1270应该就可以完成你的功能了!
epm1270有1270LE,相当于980个宏单元,能做出多少个buyte的FIFO。
10路AD缓存要做多少合适呢?每路500K,实际上I,Q各250K,每个I,Q都是16比特。10个ADC都是SPI三线接口。
缓存大小做 16比特*2(IQ)*10路=320比特够吗?
DSP从cpld读数据是并行读的,数据总线宽度是16位,非常快。
-
CPLD是16位并行传送给DSP。
FPGA的话外挂eeprom,保密性就差了。
-
序列号是不是都可以自己贴上去的。
-
原帖由 Electric_Hust 于 2011-5-12 20:24 发表
这玩意水货很多的。。。。
仿真器的外形和驱动都是合众达的,也不能说明是合众达的吗?
-
谢谢楼上两位。
-
原帖由 fxw451 于 2011-5-6 17:50 发表
淘宝上的有一个款也行,你如果是企业的话,建议你去买贵的,如果是个人建议去淘宝
我是个人,我说的这款你用过吗?好用吗?