frankjintao回复过的主题帖子-电子工程世界

frankjintao

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. 【FIFO】【高清】【抢先下载】 957/102093 FPGA/CPLD 2012-12-11
  
  没有附件？怎么下载
2. 【FIFO】【高清】【抢先下载】 957/102093 FPGA/CPLD 2012-12-11
  
  卡巴那下
3. 提问的智慧（图解）——送给那些懒得看文字的人 384/119263 为我们提建议&公告 2012-12-11
  
  :) 原来如此。新来的。知道了
4. verilog_300examples 83/19413 FPGA/CPLD 2012-11-11
  
  早就有了哥。。。
5. FPGA设计实用经验总结 5/2817 FPGA/CPLD 2012-11-10
  
  很有价值
6. FPGA驱动LCD1602实现万年历 11/3924 FPGA/CPLD 2012-11-10
  
  感谢分享:)
7. 从0开始学习FPGA之（与FPGA相关一些专业术语） 6/3106 FPGA/CPLD 2012-11-10
  
  继续加油
8. EDK实验教程中文翻译 20/7931 FPGA/CPLD 2012-11-10
  
  有要钱？疯了。我没有钱啊
9. Verilog 实现任意占空比、任意分频的方法 31/18808 FPGA/CPLD 2012-11-10
  
  assign=clk_a|clk_b，在下降沿和上升延N-1/2处输出时钟翻转.最后求或运算
10. Verilog 实现任意占空比、任意分频的方法 31/18808 FPGA/CPLD 2012-11-10
  
  奇数分频和小数分频你没有介绍。我知道，有点小复杂。有谁想知道的留言给我QQ602788756
11. FPGA助力芯片成本降低，ASIC会否坐以待毙？ 5/2430 FPGA/CPLD 2012-11-10
  
  不错哦
12. 【设计工具】《片上系统设计思想与源代码分析》光盘很好的verilog学习资料 1010/96557 FPGA/CPLD 2012-11-10
  
  怎么没有附件？传给我啦
13. verilog的许多项目源代码 95/23391 FPGA/CPLD 2012-11-10
  
  你个瓜娃子，还要钱，你找打啊
14. FPGA实现FFT/IFFT的verilog程序 14/11988 FPGA/CPLD 2012-11-10
  
  module myfft(fwd_inv_we,start,fwd_inv,clk, rfd,dv,done,busy,edone, xn_re,xn_im,xk_re,xk_im, xn_index,xk_index ); input fwd_inv_we,start,fwd_inv,clk; output rfd,dv,done,busy,edone; input [15:0] xn_re,xn_im; output [20:0] xk_re,xk_im; output [3:0] xn_index,xk_index; fft1 u1(fwd_inv_we(fwd_inv_we),start(start),fwd_inv(fwd_inv),clk(clk), rfd(rfd),dv(dv),done(done),busy(busy),edone(edone), xn_re(xn_re),xn_im(xn_im),xk_re(xk_re),xk_im(xk_im), xn_index(xn_index),xk_index(xk_index) ); //fwd_inv_we(fwd_inv_we),start(start),fwd_inv(fwd_inv), endmodule 综合后说找不到FFT核的源文件，是怎么回事？请教
15. 高速CCD数字接口摄像机设计 6/4247 信息发布 2012-08-25
  
  哥，怎么步给驱动时序呢。
16. FPGA 一个点灯程序呵呵请教 5/4754 FPGA/CPLD 2012-07-04
  
  计数器计数到40 000000/1*2=20000000就是一秒钟闪烁一次。

统计信息

已有2672人来访过

芯积分：--
好友：--
主题：5
回复：16

留言

现在还没有留言

frankjintao

最近访客

统计信息

留言

推荐博文