我是南京的 做信号处理方面工作，硕士。熟练使用Verilg和C语言。目前使用工具是ZYNQ和TI 5000系列DSP；ZYNQ7000系列采用开发工具是VAVIDO，能够使用HLS编写Verilog IP，希望有机会可以合作。QQ：570270317；邮箱：wbb919@126.com

片选的CE空间不一样啊，可以的

并行D/A的话直接用数据总线不好吗 EMIF接口 可以接D/A的

是5V供电吗  3.3 V不够额

zhaironghui 发表于 2015-3-31 20:58 您是说，用GPIO充当高六位的地址线吗？那样的话，岂不是会影响到加载模式（由GPIO0--GPIO3决定）？

不影响的，上电加载只是上电的时候。上电之后GPIO就不影响了

用GPIO接口吧

兼职要吗？湖北太远了，给个邮箱 我发个简历你看看，完全符合！本人学历硕士 参加课题：2013年度江苏省高校自然科学研究重大项目(13KJA510001)     在江苏省自然科学基金重点项目“综合多要素的卫星通信关键技术研究”中主要负责信源一块，设计一款数字通信系统中高阶调制信号发生器。采用DSP和CPLD设计硬件系统，最高可实现256QAM、64PSK等高阶调制信号。并采用MFC编写界面以实现人机交互。该项目主要针对高速移动卫星通信系统中，所涉及的噪声干扰项的识别和判断，以及如何在接收端收到准确信号，所以在接收端部分也需要对数据优化，获得准确性高、计算复杂度低的算法。同时也做一些这方面的算法。 成果： 《基于DNA遗传优化的正交小波常模盲均衡算法》发表在《数据采集与处理》期刊的2014年第3期 《坐标变换并行软切换盲均衡算法及其DSP实现》发表在《数据采集与处理》期刊的2014年第2期 一种基于DSP的高阶调制信号发生专利（已授权） 高阶调制信号发生器（硬件电路板，已经调试成功） 这是部分简历

好东西 好好学习

cpld

caijianfa55 发表于 2015-1-5 10:08 前面那个已经是均值滤波后的了，之前我的数组只有300个数据时觉得那个FIR滤波效果还挺好的，采样数据增加到3000个以后还是原来的滤波算法，结果输出却出现了很大的毛刺

试试最小均值的方法 而且滤波的话 不考虑时间的话 是不是可以考虑蒙特卡洛的方法

谢谢分享 好好学习下

这个事EMIF配置

多谢楼主

多谢楼主

jishuaihu 发表于 2014-11-20 16:10 这个不是特别难，可惜没有时间

兄弟，时间是挤出来的，能不能帮帮忙，绝对不让你吃亏

好好学习学习

xdh1009 发表于 2014-4-11 23:57 你要搞啥子呢@

通过DSP产生基带IQ调制信号，然后发送给AD9857做调制上变频  这样一个中频调制信号发生器。这是我的毕业设计。你做过相关吗？ 你做过相关吗，指点下我呗，嘿嘿

kooking 发表于 2014-4-11 10:27 这个没有研究过，传两个论文你吧，希望有帮助

谢谢，看过这两篇

lelee007 发表于 2014-4-10 11:45 不懂变频，帮顶

谢谢

john_wang 发表于 2014-3-25 17:26 鸿翔的板卡不是很了解呢，一般我们做烧写都是按照芯片的bootload的文档写的加载程序呢~~

关键我现在遇到的问题是 怎么结合CPLD  因为实验板FLASH地址线高位是用CPLD扩展的