sealorzh

动态 发布 点评 好友 关于
  • 主题 回复 课程 资料 参考设计 电路图 文章 博客
    1. EDK调用ISE模块含有ISE软核（如fifo）时该怎么解决 10/7952 FPGA/CPLD 2012-07-11
      多谢   把NGC放在EDK的implement里面就可以了。。哎。。弄了那么久。
    2. EDK调用ISE模块含有ISE软核（如fifo）时该怎么解决 10/7952 FPGA/CPLD 2012-07-10
      能稍微说的详细些么，我不知道怎么把FIFO的NGC文件添加到EDK的工程里，我折腾了半天，好像感觉EDK只能对VHDL源码模块进行调用？多谢了
    3. EDK调用ISE模块含有ISE软核（如fifo）时该怎么解决 10/7952 FPGA/CPLD 2012-07-10
      user_logic添加component我知道，如果我把FIFO的例化文件添加进去了 还设置成black_box，在工程里的pcore->hdl文件夹里加入了FIFO的VHDL源码，在pcore->data文件夹下的pao里加入了编译顺序，这样EDK里生成bit流还出现了上诉的错误。 感觉跟ISE里对FIFO的模版就行implement一样。错误是一样的
    4. EDK调用ISE模块含有ISE软核（如fifo）时该怎么解决 10/7952 FPGA/CPLD 2012-07-10
      如果直接在EDK中添加ISE的FIFO软核的VHDL模版，会出现错误ERROR:NgdBuild:604 - logical block 'u1' with type 'fifo_core' could not be   resolved. A pin name misspelling can cause this, a missing edif or ngc file,   case mismatch between the block name and the edif or ngc file name, or the   misspelling of a type name. Symbol 'fifo_core' is not supported in target   'spartan3e'.   这个跟在ISE里用FIFO的VHDL模版代替NGC的错误是一样的。。求大神解决。。。

最近访客

< 1/1 >

统计信息

已有383人来访过

  • 芯积分：--
  • 好友：--
  • 主题：3
  • 回复：4

留言

你需要登录后才可以留言 登录 | 注册

现在还没有留言

推荐博文