pingis58

    1. 有感BLDC 的 SVPWM控制,固定扇区5时无法启动 1/4008 电机驱动控制(Motor Control) 2019-07-18
      两路都是用同一个电机测试,速度都设置在1500 r/m  第一路PWM调制的最大值是 8500   第二路是  9500。 也就是第二路想达到第一路同样转速,电压会高10%。
    2. Altium Designer 17 全套入门完整版视频教程 2604/211627 PCB设计 2017-12-27
      收藏看看
    3. Cortex a9双核CPU1触发CPU0软件中断问题 4/6171 嵌入式系统 2017-06-05
      本帖最后由 pingis58 于 2017-6-5 11:13 编辑
      real_2004 发表于 2017-6-3 09:20 兄弟,这个问题你最终怎么解决的?我看你在21ic上说是官方的库有问题,清除中断时要把CPU ID带过去,没太懂 ...
      不知道你遇的问题是不是跟我的同一个。 我用的是ISE14.7带的SDK。 官方库 xscugic_hw.c 文件中替换下面函数: void XScuGic_DeviceInterruptHandler(void *DeviceId) {     u32 IntID;     XScuGic_VectorTableEntry *TablePtr;     XScuGic_Config *CfgPtr;     CfgPtr = &XScuGic_ConfigTable[(u32 )DeviceId];     /*      * Read the int_ack register to identify the highest priority      * interrupt ID and make sure it is valid. Reading Int_Ack will      * clear the interrupt in the GIC.      */     IntID = XScuGic_ReadReg(CfgPtr->CpuBaseAddress, XSCUGIC_INT_ACK_OFFSET)                     & XSCUGIC_ACK_INTID_MASK;     if(XSCUGIC_MAX_NUM_INTR_INPUTS < IntID){         goto IntrExit;     }     /*      * If the interrupt is shared, do some locking here if there are      * multiple processors.      */     /*      * If pre-eption is required:      * Re-enable pre-emption by setting the CPSR I bit for non-secure ,      * interrupts or the F bit for secure interrupts      */     /*      * If we need to change security domains, issue a SMC instruction here.      */     /*      * Execute the ISR. Jump into the Interrupt service routine based on      * the IRQSource. A software trigger is cleared by the ACK.      */     TablePtr = &(CfgPtr->HandlerTable[IntID]);     TablePtr->Handler(TablePtr->CallBackRef); IntrExit:     /*      * Write to the EOI register, we are all done here.      * Let this function return, the boot code will restore the stack.      */     XScuGic_WriteReg(CfgPtr->CpuBaseAddress, XSCUGIC_EOI_OFFSET, IntID);     /*      * Return from the interrupt. Change security domains could happen      * here.      */ } 原因如下:CPUID域,在软件中断时,必须要把触发CPUID写回。这也是当时找了N久无果,无意在国外一个论坛看到的,那个帖已经找不到了。
    4. qinkaiabc 发表于 2017-4-24 09:21 150?
      企鹅:55279740
    5. qinkaiabc 发表于 2017-4-24 09:21 150?
      可以,怎么交易
    6. CC3200和XDS一起多少钱
    7. 飞猪四轴V1.0软硬件设计资料(飞控+遥控) 148/20419 DIY/开源硬件专区 2017-01-22
      学习
    8. 关于ARM作为裸机使用的困惑 12/7222 Altera SoC 2017-01-22
      可以裸机,通常官方会给出 stalone 的裸机框架,包含所有驱动,不需要自己去配置寄存器,不然配置会相当麻烦
    9. 开源科研四旋翼平台招贤纳士 91/16101 DIY/开源硬件专区 2016-12-01
      好想法。支持关注。
    10. FPGA双通道交叉采样同步问题求教 29/6201 FPGA/CPLD 2016-06-22
      5525 发表于 2016-6-21 22:34 Q: 还有取数据的地方,毕数两通道数据在两个FIFO,合并的时候。最终拼接的时钟用同一个。不去区分先后的 ...
      谢谢版本,受益匪浅。 两路CLK的相对误差是客观存在,非理想模型。即然有这种设计案例,应该有可以弥补的地方吧。我的猜想是:   1. 设计初期考虑等长及时延误差因素,尽量减到最小   2. 程序设计时,用逻辑分析仪在FPGA的输入脚测出时延误差,设置offset in约束,调整IDELAY。   之前确实漏考虑一个问题,ADC的输入输出时钟相位延时,默认即然是高速 250ADC,M肯定这个延迟精度是做到不是重要考虑的因素。我再找款核下。   如果我以上假设,这些保证不了的话,这种方案确实就是不可行了。   另外,跟热心的版主加个好友,以后有问题的时候,有个交流对象。
    11. FPGA双通道交叉采样同步问题求教 29/6201 FPGA/CPLD 2016-06-21
      5525 发表于 2016-6-20 22:52 pingis58,你好, 你说要是进FPGA之前, (CLOCK_0, DATA_0) 跟 (CLOCK_1, DATA_1) 还能保持你想要的 ...
      从你提的问题,180度相位无法保证。 我之前搜索的资料看。通常用一片专门的时钟输出芯片,可以设置180,或90度的双路或四路时钟输出,驱动ADC。然后ADC的CLK DATA到FPGA。都是这种结构,我就默认了可以做到这个相位保证。通过调整IDELAY细调节。我到没想过会做不到。 从别人的设计方案和说明上,我没看到还有别的手段,所以这也是我疑问题的地方,怎么才能保证。 还有取数据的地方,毕数两通道数据在两个FIFO,合并的时候。最终拼接的时钟用同一个。不去区分先后的话,会不会出现一个FIFO的数据有时候是提前180度,有时候是滞后180度的。这个跟ADC的使能时刻有关系。该如何保证
    12. FPGA双通道交叉采样同步问题求教 29/6201 FPGA/CPLD 2016-06-21
      本帖最后由 pingis58 于 2016-6-21 16:24 编辑
      5525 发表于 2016-6-20 22:52 pingis58,你好, 你说要是进FPGA之前, (CLOCK_0, DATA_0) 跟 (CLOCK_1, DATA_1) 还能保持你想要的 ...
      以前不了解,最初的想法,也是看见有人的设计思想。用了两片ADC轮流采样。 后来再多查也发现你说的这方法:单片ADC,双道道采样,DDR输出数据,直接上升,下降沿采集数据,确实把问题简化了。 不过如果再想4倍频采样,还是会遇到同类的问题,用多片轮询应该还是蛮流行的做法。不知道你有没好的方法。这方面没有实战经验,也没板子测试。后期看样子要自淘腰包买板子玩玩。玩的朋友圈里没有会FPGA的,我以前地直是玩STM32.直接用ZYNQ做东西,有好多头疼,又不确定怎么用的地方。
    13. FPGA双通道交叉采样同步问题求教 29/6201 FPGA/CPLD 2016-06-20
      5525 发表于 2016-6-18 13:18 不同产品设计上面都有共性 同公司的产品共性就更多了 贵司做什么产品啊,楼主有对fpga什么地方感兴趣
      版主汽车电子行业的?
    14. FPGA双通道交叉采样同步问题求教 29/6201 FPGA/CPLD 2016-06-20
      5525 发表于 2016-6-18 13:18 不同产品设计上面都有共性 同公司的产品共性就更多了 贵司做什么产品啊,楼主有对fpga什么地方感兴趣
      这个问题对高速采集应该是必遇到的问题了。我们是做EMC标准测试的干扰产品的。之前主要想了解高速采集的设计思路,跟大数据处理的。还有算法类(但从没接触过,也没概念)。你们是做哪些产品的。
    15. FPGA双通道交叉采样同步问题求教 29/6201 FPGA/CPLD 2016-06-18
      5525 发表于 2016-6-17 23:00 楼主,你好,你的AD用的什么型号? 现在项目进度怎么样了? 数据稳定双通道拿下来了吗?
      这项目后面没进行。 搞硬件的同事没时间搭理这事,又是个暂时可有可无的功能。 想学些这方面的设计没戏了
    16. st板子开发工具你更倾向与谁? 18/3397 stm32/stm8 2016-03-16
      y909334873 发表于 2016-3-16 00:01 那就果断的继续我的keil
      你可以把Cube 理解成一个插件,辅助生成KEIL或IAR等的源代码工程。他最终是调用KEIL,所有不必疑惑,肯定是用KEIL。
    17. 楼主,前几天看了delta的打印机,控制板做了挺大更新。估计速度提了不少(控制芯片已替换)。控制喷头的都可以扩展4个电机了。你有没有要更新
    18. 开贴搞个四轴之打样归来 23/3916 单片机 2016-03-04
      908508455a 发表于 2016-3-3 17:52 原理图有问题的 这块电路没调通呢  网上找的参考  太坑爹了  估计还得在做一版
      PCB呢,是有参考吗,我看你PCB长的跟模块很像。原理图好像蛮多的,感觉是官方出的公版。 我这在GITHUB上找到了份原理图 PCB。貌似是那个模块系列的一个PCB,你需要可以发给你。我没法试现在。 而且这芯片需要自己更新FLASH固件才能用的吧。
    19. 开贴搞个四轴之打样归来 23/3916 单片机 2016-03-03
      赞个! 楼主,ESP8266的原理图 、PCB参考哪个的,能否给个参考,ESP8266在哪购的。
    20. FPGA双通道交叉采样同步问题求教 29/6201 FPGA/CPLD 2016-01-27
      yupc123 发表于 2016-1-26 15:09 这个就是异步时钟的问题,要用AD的输出时钟把数据存入FIFO,再用FPGA内部的时钟把数据从FIFO读出来,不过 ...
      不太理解为什么要用两个FIFO。一个FIFO不就支持异同写,同步读出来了吗

最近访客

< 1/1 >

统计信息

已有13人来访过

  • 芯积分:10
  • 好友:1
  • 主题:4
  • 回复:42

留言

你需要登录后才可以留言 登录 | 注册


现在还没有留言