落幕的回忆

动态 发布 点评 好友 关于
  • 2025-02-21

  • 发表了主题帖： 行业集结：共同定制 RK3566 集成 AI 眼镜的前沿 AR 方案

    在技术革新浪潮席卷全球的当下，一款智能视觉终端设备 —— 以 AI 眼镜为典型代表，正以革命性姿态打破物理与数字世界的藩篱，在虚实交融的界面中搭建起多维度的认知通道。   而深圳市新创云智能科技有限公司正在研发的由 RK3566 集成的 AI 眼镜，将科技与时尚完美融合，将开启全新的视觉体验。 产品优势 产品拥有六大优势：集成度高、功耗低、安全性强、音视频强、计算资源丰富、外设接口丰富，是待机功耗最低的 WiFi5 音视频 SoC 模组。 RK3566 芯片框图           功能特点   这款 AI 眼镜，绝非仅仅是一款冰冷的科技设备，它拥有以下功能： AI 大模型语音对话 图像拍照（上传手机 /p2p 服务器） 视频录制和保存 实时翻译显示 蓝牙播放（经典蓝牙 / LE audio/Auracast） 语音唤醒 / 命令词 AI 眼镜图片     （不得转载） 关键优势 RK3566如何点亮AR VR眼镜的2个显示屏？ 这是项目的关键，这里我们硬件通过HDMI转成DP输出，再陪搭配DP显示即可实现，下面我们看一下原理图：   龙讯LT6711A可以实现HDMI到DP输出的转换。   输出部分采用标准typec接口，这样就完美解决啦。   这款 AI 眼镜的关键优势在于： 高集成度、体积小、外设丰富，模组集成 WIFI + BT + CAMERA + LCD + ADC/DAC + I2S 支持 H264 硬编码 超低功耗，路由器连接保活况下功耗低于 150uA 内置语音唤醒 / 命令词 方案成熟度高，声音和图像上传手机和服务器已有多个成熟案例，并有配套 APP 适用场景与产品特性 AI 眼镜具备高性能、低功耗和多功能集成等优势，适用于多种智能场景。设 简约，佩戴轻巧，AI 眼镜不仅是一款智能设备，更是彰显品味的时尚单品。通过丰富的硬件和软件支持，可以快速实现产品化，满足市场需求。   在技术革新前沿，深圳新创云以 RK3566 集成 AI 眼镜惊艳亮相。它集高集成、低功耗等优势于一身，功能涵盖 AI 对话、拍照上传等。通过 HDMI 转 DP 输出巧妙解决双屏点亮难题。现诚邀行业伙伴，共研定制 RK3566 的 AR 方案！

  • 2025-02-20

  • 发表了主题帖： RK3588 EVB开发板原理图讲解【五】

    RK3588 DDR电源PCB设计： 1、VCC_DDR覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽，路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 2、VCC_DDR的电源在外围换层时，要尽可能的多打电源过孔（9个以上0.5*0.3mm的过孔），降低换层过孔带来的压降；去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 3、原理图上靠近RK3588的VCC_DDR电源管脚的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，其余的去耦电容尽量靠近RK3588，如下原理图所示。   4、RK3588芯片VCC_DDR的电源管脚，每个管脚需要对应一个过孔，并且顶层走“井”字形，交叉连接，同时建议走线线宽10mil，如图3所示。   图3. VCC_DDR&VDDQ_DDR电源管脚“井”字形链 当LPDDR4x时，链接方式如图4所示：   图4. RK3588芯片LPDDR4x模式VCC_DDR/VCC0V6_DDR的电源管脚走线和过孔 5、VCC_DDR电源在CPU区域线宽不得小于120mil，外围区域宽度不小于200mil，尽量采用覆铜方式，降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜）。   6、RK3588 GND 管脚 PCB 设计 RK3588 芯片的 GND 管脚，至少保证每 1.5 个 ball 需要对应一个过孔，尽量每个 Ball 对应一个过孔， 提供更优的 SI，PI 条件，以及对散热也有帮助。 RK3588 芯片的相邻层必须是一个完整的 GND 平面，保证主参考地靠近 CPU 的 Ball，用于保证电源 完整性以及加强 PCB 的散热。 RK3588 芯片下方相同网络的 GND Ball 在顶层走“井”字形，交叉连接，建议走线线宽 10mil。   现在把RK3588 DDR的layout部分关键层展现出来看看效果         整板效果     RK3588 EVB开发板原理图连载： RK3588 EVB开发板原理图讲解【一】RK3588原理图设计- 整体框架设计 RK3588 EVB开发板原理图讲解【二】RK3588原理图设计- HDMI输出设计 RK3588 EVB开发板原理图讲解【三】RK3588原理图设计- 电源管理设计 RK3588 EVB开发板原理图讲解【四】RK3588原理图设计- PCIE接口设计  

  • 2025-02-19

  • 发表了主题帖： RK3588-SATA3.0 电路接口设计

    RK3588 芯片拥有 3 个 SATA3.0 控制器，和 PCIe 以及 USB3_HOST2 控制器复用 PIPE PHY0/1/2，具体路径请见下图。 1 支持 SATA PM 功能，每个 port 可以支持 5 个设备；  2 支持 SATA 1.5Gb/s，SATA 3.0Gb/s，SATA 6.0Gb/s speeds ；  3 支持 eSATA。   PIPE_PHY0/1/2 和 SATA3.0 控制器复用关系 SATA0 控制器使用 PIPE_PHY0（与 PCIe3.0x1_2 Controller 控制器复用）。   SATA1 控制器使用 PIPE_PHY1（与 PCIe3.0x1_0 Controller 控制器复用）。   SATA2 控制器使用 PIPE_PHY2（与 PCIe3.0x1_1 Controller 控制器以及 USB30 HOST2 Controller 控制器复用）。   SATA0/1/2 控制器相关控制IO有 1 SATA0_ACT_LED：SATA0 接口有数据传输时 LED 闪烁控制输出；  2 SATA1_ACT_LED：SATA1 接口有数据传输时 LED 闪烁控制输出；  3 SATA2_ACT_LED：SATA2 接口有数据传输时 LED 闪烁控制输出； 4 SATA_CP_DET：SATA 热拔插设备的插拔检测输入；  5 SATA_MP_SWITCH：SATA 热拔插设备的开关检测输入；  6 SATA_CP_POD：SATA 控制热拔插设备电源开关输出；  7 其中 SATA_CP_DET、SATA_MP_SWITCH、SATA_CP_POD 是 SATA0/1/2 共用接口，可通过寄 存器配置是 SATA0 还是 SATA1 或是 SATA2，在 PMUIO2 电源域；  8 其中 SATA0_ACT_LED、SATA1_ACT_LED、SATA2_ACT_LED 复用到两个位置，一个在 VCCIO6 电源域，一个在 VCCIO4 电源域。       SATA0/1/2 相关控制 IO 管脚 SATA 设计中请注意： 1 Slot 设计时，外围电路及电源需要满足 Spec 要求； 2 PCIE20_SATA30_0/1_AVDD_0V85/PCIE20_SATA30_USB30_2_AVDD_0V85 这三路 0.85V 合并 供电，需放置 1x10uF+1x1uF +1x100nF 去耦电容, 布局时，靠近 RK3588 管脚放置。 PCIE20_SATA30_0/1_AVDD_1V8/PCIE20_SATA30_USB30_2_AVDD_1V8 三路 1.8V 合并供电， 需放置 2x1uF +1x100nF 去耦电容,布局时，靠近 RK3588 管脚放置。   3 SATA 接口的 TXP/N，RXP/N 差分信号上串接的 10nF 交流耦合电容，AC 耦合电容建议使用 0201封装，更低的 ESR 和 ESL，也可减少线路上的阻抗变化； 4 eSATA 接口座子所有信号都必须增加ESD器件，布局时靠近座子放置，ESD寄生电容不得超过0.4pF； 5 SATA 接口匹配设计推荐如下表所示： RK3588 SATA 接口设计  

  • 发表了主题帖： RK3588-USB2.0与USB3.0电路接口设计

    RK3588 芯片内置两个 USB3.0 OTG 控制器（内嵌 2 个 USB2.0 OTG，下图绿色处），1 个 USB3.0 HOST控制器，2 个 USB2.0 HOST 控制器。 这些控制器与 PHY 的内部复用图如下：   USB PHY 与 USB Controller 的内部复用关系 USB3.0 OTG0 控制器支持 SS/HS/FS/LS， 内嵌的 USB2.0（HS/FS/LS）信号采用 USB2.0 OTG PHY， 信号名见下图的红色方框内；RK3588 目前仅此接口支持做 Fireware 的 Download，应用中请务必要预留出此接口。   TYPEC0 USB2.0 OTG 管脚 注意： 仅TYPEC0_USB2.0_OTG0_DP/TYPEC0_USB2.0_OTG_DM 支持 Download Firmware，如果产品不用这个接口，在调试与生产过程中必须要预留此接口，注意：USB3_OTG0_VBUSDET 也必须连接！   USB 3.0的SS信号（5Gbps）与DP1.4 复用，采用USB/DP的Combo PHY；信号如下图的红色方框内。   TYPEC0 USB3.0 OTG 与 DP 管脚 由于 USB3.0 的 OTG 和 USB2.0 的 OTG 是同一个 USB3.0 的控制器，因此 USB3.0 和 USB2.0 的 OTG只能同时做 Device或者做HOST，不能USB3.0的OTG做HOST，USB2.0的OTG做Device或者USB3.0的OTG做Device而USB2.0的OTG做HOST。 USB3.0 Controller0和DP1.4 Controller0通过USB3.0/DP1.4的Combo PHY0组合成一个完整的 TYPEC 口，此Combo PHY支持 Display Alter mode，Lane0和Lane2在DP mode下做TX，在USB mode下做RX；TX 和 RX 共享 Lane0 和 Lane2。 USB3.0 Controller1和DP1.4 Controller1组成的TYPEC1口同TYPEC0口一样，不再做重复描述。 这个USB3.0/DP1.4 的Combo PHY支持Lane间的交换（SWAP），因此一个TYPEC 标准口可以有如 下五种的配置：  1 配置一：Type-C 4Lane(with DP function)   TYPEC0 4Lane 与 DP 的连接框图 2 配置二：USB2.0 OTG+DP 4Lane（Swap OFF）   USB2.0 OTG+DP 4Lane 的连接框图 3 配置三：USB2.0 OTG+DP 4Lane(Swap ON)   USB2.0 OTG+DP 4Lane（Swap ON）的连接框图 4 配置四：USB3.0 OTG0+DP 2Lane（Swap OFF）   USB3.0 OTG0+DP 2Lane（Swap OFF）的连接框图 5 配置五：USB3.0 OTG+DP 2Lane（Swap ON）   USB3.0 OTG0+DP 2Lane（Swap ON）的连接框图 USB3.0 HOST 控制器由于只有 USB3.0 的 HOST，没有内嵌 USB2.0，若需要组成一个完整的 USB3.0 HOST 接口，需要同 USB2.0 HOST Controller1（配置一）或者 USB2.0 HOST Controller0（配置二）组合成 一个标准的 USB3.0 HOST。内部连接框图如下： 1 配置一：USB3.0 HOST2+USB2.0 HOST1   USB3.0 HOST2+USB2.0 HOST1 的连接框图 2 配置二：USB3.0 HOST2+USB2.0 HOST0   USB3.0 HOST2+USB2.0 HOST0 的连接框图 USB2.0 HOST0 控制器，使用 USB2.0 HOST0 PHY，下图方框内信号组成 USB2.0 HOST0 接口：   USB2.0 HOST0 管脚 USB2.0 HOST1 控制器，使用 USB2.0 HOST1 PHY，下图框内信号组成 USB2.0 HOST1 接口：   USB2.0 HOST1 管脚 USB2.0 Controller 和 PHY 的内部连接框图如下：   USB2.0 Controller 和 PHY 的连接框图 USB2.0/USB3.0 设计中请注意： 1 TYPEC0_USB20_OTG_DP/TYPEC0_USB20_OTG_DM 是系统固件烧写口，如果产品不用这个接 口，在调试与生产过程中必须要预留此接口，不然会无法调试及生产烧写固件；  2 TYPEC_USB20_OTG0_ID 内部有大概200Kohm电阻上拉到USB20_AVDD_1V8；  3 TYPEC_USB20_VBUSDET是OTG和Device模式检测脚，高有效，2.7-3.3V，TYP：3.0V，建议 在管脚放置一个100nF 电容。 OTG 模式可以设置以下三种模式：  1 OTG模式：根据ID 脚状态自动切换是device模式或HOST模式，ID高为device，ID拉低为HOST， 处在 device 模式时，还会判断 VBUSDET 脚是否为高（大于 2.3V），如果为高，才会拉高 DP， 开始枚举； 2 Device 模式：设置为这个模式时，无需ID脚，只需判断 VBUSDET 脚是否为高（大于 2.3V）， 如果为高，才会拉高DP，开始枚举；  3 HOST 模式：设置为这个模式时，ID和VBUSDET状态都无需要关心。（如果产品只需要HOST 模式，但是由于仅TYPEC0_USB20_OTG_DP/ TYPEC0_USB20_OTG_DM是系统固件烧写口，在 调试与生产过程都需要用这个口，烧写和adb调试时，需要设置成device模式，因此 TYPEC_USB20/1_VBUSDET信号也必须接）。 在 uboot 起来前默认为 device 模式，进uboot后，可根据实际需求配置这三种模式。   RK3588 TYPEC0_USB20_OTG 电路 若采用 TYPEC 接口，Pin“TYPEC0_USB20_VBUSDET”通过一个 4.7K 上拉电阻接到 1.8V 即可；若 采用 Micro USB2.0 接口，采用如下电路：   TYPEC0_USB20_VBUSDET 检测电路 1 为提高 USB 性能，PHY 各路电源的去耦电容不得删除，布局时请靠近管脚放置；  2 为加强抗静电和浪涌能力，信号上必须预留 ESD 器件，USB2.0 信号的 ESD 寄生电容不得超过 3pF，另外 USB2.0 信号的 DP/DM 串接 2.2ohm 电阻，加强抗静电浪涌能力，不得删减，见下图， 举例 USB20_HOST_DP/DM，其它 USB2.0 接口也需要同样处理；   USB2.0 信号串接 2.2ohm 电阻电路 3 为抑制电磁辐射，可以考虑在信号线上预留共模电感（Common mode choke），在调试过程中根 据实际情况选择使用电阻或者共模电感，见下图，举例 USB20_HOST_DP/DM，其它 USB2.0 接 口也需要同样处理。   USB2.0 信号串共模电感电路 如果有用 TYPEC_USB20_OTG0/1_ID 信号，为加强抗静电和浪涌能力，信号上必须预留 ESD 器件， 而且串接 100ohm 电阻，不得删减，见下图：   TYPEC_USB20_OTG0/1_ID 脚电路 当 HOST 功能时，5V 电源建议增加限流开关，限流大小根据应用需要可调整，限流开关使用 3.3V 的 GPIO 控制，建议 5V 电源增加 22uF 和 100nF 以上的电容滤波；若 USB 口可能接移动硬盘，建义滤波增加电容到 100uF 以上。   USB 5V 限流电路 TYPEC 协议要求在 SSTXP/N 线上增加 100nF 交流耦合电容，AC 耦合电容建议使用 0201 封装，更低的ESR和ESL，也可减少线路上的阻抗变化。 TYPEC 座子所有信号都必须增加 ESD 器件，布局时靠近 USB 连接器放置。对于 SSTXP/N，SSRXP/N 信号，ESD寄生电容不得超过 0.3pF。   TYPEC 座子 ESD 电路 USB2.0/USB3.0 接口匹配设计推荐如下表所示： RK3588 USB2.0/USB3.0 接口设计  

  • 2025-02-18

  • 发表了主题帖： RK3588电源设计建议(三)

    PCIe2.0 PHY 电源 RK3588 有 2 个 PCIe2.0/SATA30 Combo PHY 接口和 1 个 PCIe2.0/SATA30/USB30 Combo PHY。 2 个 PCIE20_SATA30_0/1_AVDD_0V85、2 个 PCIE20_SATA30_0/1_AVDD_1V8、 PCIE20_SATA30_USB30_2_AVDD_0V85、PCIE20_SATA30_USB30_2_AVDD_1V8 共 6 路电源是给 PCIe2.0 Combo PHY 供电的，请勿删减 RK3588 芯片参考设计原理图中的去耦电容。如下图绿色虚线左侧电容布局需要靠近芯片管脚。   RK3588 PCIe2.0 Combo PHY 电源管脚 1 PCIE20_SATA30_0/1_AVDD_0V85/PCIE20_SATA30_USB30_2_AVDD_0V85：峰值电流 140mA 2 PCIE20_SATA30_0/1_AVDD_1V8/PCIE20_SATA30_USB30_2_AVDD_1V8： 峰值电流 270mA 电源上建议使用 LDO 供电：  3 0.85V AC requirement：<20mV 4 1.8V AC requirement：<50mV 稳定的电源有助于提高芯片工作稳定性，且去耦电容应靠近管脚摆放，具体电容数量和容量参考原理 图，请勿随意调整。 6路电源都是独立的， 不用PCIE功能对应PHY的2路电源（0V85 和 1V8）可以不供电，悬空即可。 PCIe3.0 PHY 电源 RK3588 有 2 个 PCIe3.0 PHY 接口，PCIE30_PORT0/ PORT1_AVDD0V75， PCIE30_PORT0/ PORT1_AVDD1V8 这 4 路电源是给 PCIe3.0 PHY 供电，请勿删减 RK3588 芯片参考设计原理图中的去耦电容。如下图绿色虚线左侧电容布局需要靠近芯片管脚。(phy1 口的电源同 phy0 口一样处理)   RK3588 PCIe3.0 PHY 电源管脚 1 PCIE30_ PORT0/ PORT1_AVDD0V75：峰值电流 230mA  2 PCIE30_ PORT0/ PORT1_AVDD1V8 ：峰值电流 210mA 电源上建议使用 LDO 供电：  1 0.75V AC requirement：<20mV 2 1.8V AC requirement：<50mV 稳定的电源有助于提高芯片工作稳定性，且去耦电容应靠近管脚摆放，具体电容数量和容量参考原理 图，请勿随意调整。  PCIe3.0 功能如果都不使用，那么 PCIE30_PORT0/1_AVDD0V75， PCIE30_PORT0/1_AVDD1V8 可以不供电，悬空或是接地。 如果 PORT0 有使用，PORT1 没有使用，PORT1 的 2 路电源（0V75 和 1V8）也必须供电。 如果 PORT1 有使用，PORT0 没有使用，PORT0 的 2 路电源（0V75 和 1V8）也必须供电。   MIPI CSI RX PHY 电源 RK3588 有 2 个 MIPI CSI RX 接口，MIPI_CSI0_AVDD0V75、MIPI_CSI0_AVCC1V8 电源是给 MIPI CSI RX PHY 供电，请勿删减 RK3588 芯片参考设计原理图中的去耦电容。下图绿色线左边的电容需要放在RK3588 的芯片下方，右边的电容尽可能靠近芯片放置（MIPI_CSI1 口的电源同 MIPI_CSI0 口一样处理）。   RK3588 MIPI CSI RX PHY0 电源管脚 1 MIPI_CSI_RX_AVDD_0V9：峰值电流 10mA 2 MIPI_CSI_RX_AVDD_1V8：峰值电流 3.3mA 电源上建议使用 LDO 供电： 1 0.75V AC requirement：<20mV 2 1.8V AC requirement：<50mV  稳定的电源有助于提高芯片工作稳定性，且去耦电容应靠近管脚摆放，具体电容数量和容量参考原理 图，请勿随意调整。  MIPI CSI RX 功能如果都不使用，那么 MIPI_CSI0/1_AVDD_0V75 和 MIPI_CSI0/1_ACC1V8 可以不供 电，接地或者 Floating 都可以。 MIPI D/C 的 Combo PHY 电源 RK3588 有 2 个 MIPI D/C PHY 的 COMBO 接口。 MIPI_D/C_PHY0_VDD，MIPI_D/C_PHY0_VDD_1V2，MIPI_D/C_PHY0_VDD_1V8 电源是给 MIPI D/C PHY 供电，请勿删减 RK3588 芯片参考设计原理图中的去耦电容。下图绿色线左边的电容需要放在 RK3588的芯片下方，右边的电容尽可能靠近芯片放置(phy1 口的电源同 phy0 口一样处理)。   RK3588 MIPI D/C Combo PHY0 电源管脚 1 MIPI_D/C_PHY_VDD：峰值电流 130mA 2 MIPI_D/C_PHY_VDD_1V2：峰值电流 4 mA  3 MIPI_D/C_PHY_VDD_1V8：峰值电流 35mA 电源上建议使用 LDO 供电：  1 0.9V AC requirement：<20mV  2 1.8V AC requirement：<50mV 稳定的电源有助于提高芯片工作稳定性，且去耦电容应靠近管脚摆放，具体电容数量和容量参考原理 图，请勿随意调整。  MIPI D/C PHY 功能如果都不使用，那么 MIPI_D/C_PHY0/1_VDD， MIPI_D/C_PHY0/1_VDD_1V2， MIPI_D/C_PHY0/1_VDD_1V8 可以不供电，接地或者 FLOATING 都可以。   HDMI2.1/eDP1.4 Combo 电源 RK3588 有 2 个 HDMI2.1/eDP 的 Combo PHY 接口。 HDMI/EDP_TX0_VDD_0V75，HDMI/EDP_TX0_AVDD_0V75，HDMI/EDP_TX0_VDD_IO_1V8、 HDMI/EDP_TX0_VDD_CMN_1V8 电源是给 HDMI2.1/eDP 的 Combo PHY 供电，请勿删减 RK3588 芯片参考设计原理图中的去耦电容（phy1 口的电源同 phy0 口一样处理）。   RK3588 HDMI2.1/EDP Combo PHY 电源管脚 1 HDMI/EDP_TX_VDD_0V75： 峰值电流 440mA  2 HDMI/EDP_TX_AVDD_0V75：峰值电流 1mA 3 HDMI/EDP_TX_VDD_IO_1V8： 峰值电流 100mA 4 HDMI/EDP_TX_VDD_CMN_1V8： 峰值电流 100mA 电源上建议使用 LDO 供电： 1 0.9V AC requirement：<20mV 2 1.8V AC requirement：<50mV  稳定的电源有助于提高芯片工作稳定性，且去耦电容应靠近管脚摆放，具体电容数量和容量参考原理 图，请勿随意调整。 HDMI2.1/EDP1.4 TX 功能如果都不使用，那么 HDMI/EDP_TX0_VDD_0V75， HDMI/EDP_TX0_AVDD_0V75，HDMI/EDP_TX0_VDD_IO_1V8/HDMI/EDP_TX0_VDD_CMN_1V8 可以不供电，接地或者悬空都可以。   SARADC/OTP 电源 RK3588 有 1 个 SARADC，有 8 路输入，SARADC_AVDD_1V8 是给 SARADC 和 TSADC 供电，请勿 删减 RK3588 芯片参考设计原理图中的去耦电容。  1 SARADC_AVDD_1V8：峰值电流：5mA。  电源上建议使用 LDO 供电：  1 1.8V AC requirement：<50mV   RK3588 SARADC 电源管脚 RK3588 有1个OTP，OTP_VCC18是给OTP供电，请勿删减 RK3588芯片参考设计原理图中的电容。 1 OTP_VCCOTP_0V75：峰值电流 TBD 电源上可以使用 LDO 或 DC/DC 为 OTP 供电。 稳定的电源有助于提高芯片工作稳定性，且去耦电容应靠近管脚摆放，具体电容数量和容量参考原理 图，请勿随意调整。   RK3588 SARADC 电源管脚 RK3588电源设计建议(一) RK3588电源设计建议(二) 

  • 发表了主题帖： RK3588电源设计建议(二)

    本帖最后由 落幕的回忆 于 2025-2-18 19:58 编辑 NPU 电源 RK3588 的 VDD_NPU 电源给内部的 NPU 单元供电，采用 DC/DC 电源供电，支持动态调频调压功能。 峰值电流可达 4A 以上，请勿删减 RK3588 芯片参考设计原理图中的去耦电容。 对 DC/DC BUCK 的主要要求如下： 1 输出电流大于等于 4A 并留有 20%的余量； 2 输出电压精度要求在±1.5%；  3 BUCK 瞬态响应要求：Iload=BUCK Max 电流*10%~BUCK Max 电流*80% 跳变，斜率 1A/us，纹波要求±3%以内； 4 如果对整机功耗敏感的，还需要考虑一下效率问题。 Layout 时将下图绿线到芯片之间的这些电容放置在 RK3588 芯片背面，VDD_NPU 电源总电容容量需 大于 200uF，以保证电源纹波在 100mV 以内，避免大负载情况下引起电源纹波偏大。   RK3588 芯片 VDD_NPU 电源管脚 VDD_NPU_MEM 电源为 VDD_NPU 的 Memory 电源，电流可以达到 100mA，需要调压，可以用 BUCK供电。如下两个电容 C1057、C1058 要放在 RK3588 管脚下方。 注：功耗要求不高的场景 VDD_NPU_MEM 可以和 VDD_NPU 合并供电。   RK3588 芯片 VDD_NPU_MEM 电源管脚 Logic 电源 RK3588 的 VDD_LOGIC 电源给内部的逻辑单元供电，采用 DC/DC 电源独立供电，可支持动态调频 调压功能，默认固定电压供电。峰值电流可达 2A 以上，请勿删减 RK3588 芯片参考设计原理图中的去耦电容。 对 DC/DC BUCK 的主要要求如下： 1 输出电流大于等于 2A；  2 输出电压精度要求在±1.5%；  3 BUCK 瞬态响应要求：Iload=BUCK Max 电流*10%~BUCK Max 电流*80% 跳变，斜率 1A/us，纹波要求±3%以内；  4 如果对整机功耗敏感的，还需要考虑一下效率问题。 Layout 时将下图绿线到芯片之间的这些电容放置在 RK3588 芯片背面， VDD_LOGIC 电源总电容容 量需大于 100uF，以保证电源纹波在 75mV 以内，避免大负载情况下引起电源纹波偏大。   RK3588 芯片 VDD_LOGIC 电源管脚 VIDEO 电源 RK3588 的 VDD_VDENC 电源给内部的视频的编解码逻辑单元供电，采用 DC/DC 电源独立供电，可 支持动态调频调压功能，默认固定电压供电。峰值电流可达 2A 以上，请勿删减 RK3588 芯片参考设计原理图中的去耦电容。 对 DC/DC BUCK 的主要要求如下：  1 输出电流大于等于 2A；  2 输出电压精度要求在±1.5%；  3 BUCK 瞬态响应要求：Iload=BUCK Max 电流*10%~BUCK Max 电流*80% 跳变，斜率 1A/us，纹波要求±3%以内； 4 如果对整机功耗敏感的，还需要考虑一下效率问题。  Layout 时将下图的这些电容放置在 RK3588 芯片背面，VDD_VDENC 电源总电容容量需大于 100uF， 以保证电源纹波在 75mV 以内，避免大负载情况下引起电源纹波偏大。   RK3588 芯片 VDD_VDENC 电源管脚 VDD_VDENC_MEM 电源为 VDD_VDENC 的 Memory 电源，电流可以达到 100mA，需要调压，可以 用 BUCK 供电。如下两个电容 C1043、C1044 要放在 RK3588 管脚下方。 注：功耗要求不高的场景 VDD_VDENC_MEM 可以和 VDD_VDENC 合并供电。   RK3588 芯片 VDD_VDENC 电源管脚 DDR 电源 RK3588 芯片的 DDR PHY 接口支持 LPDDR4/LPDDR4x/LPDDR5 电平标准，共两个通道，每个通道各 6 个电源， DDR_CH0/1_PLL_DVDD 、 DDR_CH0/1_PLL_AVDD1V8 、 DDR_CH0/1_VDD_MIF 、 DDR_CH0/1_VDDQ_CKE、DDR_CH0/1_VDDQ_CK、DDR_CH0/1_VDDQ，供电介绍请参见RK3588原理图设计之最小系统设计(二)-2.3.5 DDR电源设计和上电时序要求。产品设计时请根据颗粒使用情况，确认符合设计要求。 同样，采用 LPDDR4/4X 和 LP5 颗粒对应的有些电压不一样，详见图纸。   RK3588 芯片在 LPDDR4/4X 模式下的 DDR 电源管脚 Layout 时将下图的滤波电容放置在 RK3588 芯片背面，以保证电源纹波在 80mV 以内，避免大负载情 况下引起电源纹波偏大。   RK3588 芯片在 LPDDR4/4x 模式下的电源滤波电容   RK3588 芯片在 LPDDR5 模式下的 DDR 电源管脚 Layout 时将下图的滤波电容放置在 RK3588 芯片背面，以保证电源纹波在 80mV 以内，避免大负载情 况下引起电源纹波偏大。   RK3588 芯片在 LPDDR5 模式下的电源滤波电容 USB2.0 PHY 电源 RK3588 有 4 个 USB2.0 接口，具体接法后面会另做文章介绍。 USB20_DVDD_0V75，USB20_AVDD_1V8，USB20_AVDD_3V3 电源是给 USB2_HOST0/1_DP/M 和 TYPEC0/1_USB20_OTG_DP/M PHY 供电，请勿删减 RK3588 芯片参考设计原理图中的去耦电容。   RK3588 USB2.0 PHY 电源管脚 1 USB20_DVDD_0V75：峰值电流 30mA  2 USB20_AVDD_1V8：峰值电流 65mA  3 USB20_AVDD_3V3：峰值电流 45mA 电源上建议使用 LDO 供电： 1 0.75V AC requirement：<25mV； 2 1.8V AC requirement：<50mV；  3 3.3V AC requirement：<200mV 稳定的电源有助于提高芯片工作稳定性，且去耦电容应靠近管脚摆放，具体电容数量和容量参考原理 图，请勿随意调整。 由于 RK3588 芯片固件必须从 TYPEC0_USB20_OTG_DP/M 接口下载，因此第一次上电， USB20_DVDD_0V75，USB20_AVDD_1V8，USB20_AVDD_3V3 必须供电。 USB3.0/DP1.4 Combo 电源 RK3588 有 2 个 USB30\DP1.4 的 Combo PHY 接口： TYPEC0_DP0_VDD_0V85，TYPEC0_DP0_VDDH_1V8 的电源是给 USB30/DP1.4 的 Combo0 供电，请勿删减 RK3588 芯片参考设计原理图中的去耦电容。   RK3588 USB30/DP1.4 Combo0 电源管脚 TYPEC1_DP1_VDD_0V85，TYPEC1_DP1_VDDH_1V8 的电源是给 USB30/DP1.4 的 Combo1 供电，请勿删减 RK3588 芯片参考设计原理图中的去耦电容。   RK3588 USB30/DP1.4 Combo1 电源管脚 1 TYPEC_DP_VDD_0V85： 峰值电流 40mA 2 TYPEC_DP_VDDA_0V85： 峰值电流 300mA 3 TYPEC_DP_VDDA_1V8： 峰值电流 60mA （注意：以上峰值电流为两路合并的总电流值，下同）  电源上建议使用 LDO 供电： 1 0.85V AC requirement：<20mV 2 1.8V AC requirement：<50mV 稳定的电源有助于提高芯片工作稳定性，且去耦电容应靠近管脚摆放，具体电容数量和容量参考原理 图，请勿随意调整。 此功能不用时，由于 RK3588 芯片固件必须从 TYPEC0_USB20_OTG_DP/M 接口下载，此接口跟 USB30 的 PHY0 口是同一个 Controller，内部有逻辑关系的存在，所以 USB30 的 PHY0 口也必须供电； USB30 的 PHY1口若不用，可以不供电。 RK3588电源设计建议(一)

  • 发表了主题帖： RK3588电源设计建议(一)

    PLL 电源 RK3588 芯片PLL分布两部分，分配如下： RK3588 内部 PLL 介绍   1 PLL_DVDD0V75：峰值电流 20mA 2 PLL_AVDD1V8：峰值电流 40  3 DDR_CH0_PLL_DVDD：峰值电流 20mA  4 DDR_CH0_PLL_AVDD1V8：峰值电流 30 电源上建议使用 LDO 供电：  1 0.75V AC requirement：<20mV； 2 1.8V AC requirement：<50mV  稳定的 PLL 电源有助于提高芯片工作稳定性，且去耦电容应靠近管脚摆放，具体电容数量和容量参考原理图，请勿随意调整。   RK3588 芯片 SYS PLL 电源管脚   RK3588 芯片 DDR PLL 电源管脚 OSC 电源 RK3588 芯片的电源 OSC_1V8 为晶振电路提供电源。  1 OSC_1V8：峰值电流<10mA  电源上建议使用 LDO 供电：  2 1.8V AC requirement：<20mV 稳定的 OSC 电源有助于提高芯片工作稳定性，且去耦电容应靠近管脚摆放，具体电容数量和容量参 考原理图，请勿随意调整。可考虑用单独的 LDO 供电，考虑成本此电源可与 PLL 的电源共用。   RK3588 芯片晶振电路的电源管脚 PMU LOGIC电源 RK3588 的 PMU_0V75 电源给内部 PMU 单元的 LOGIC 供电,峰值电流TBD,请勿删减RK3588 芯片参考设计原理图中的去耦电容。 可使用 DC/DC 或 LDO 供电。   RK3588 芯片 PMU_0V75 电源管脚   VDD_CPU_BIG0电源 RK3588 的 VDD_CPU_BIG0 电源是给 A76 的 CORE1 和 CORE2 单元供电，采用 RK806 的 BUCK2 或者 DC/DC 电源供电，可支持动态调频调压功能，默认供电电压 0.75V。峰值电流可达 3.5A 以上，请勿删减 RK3588 芯片参考设计原理图中的去耦电容。 对 DC/DC BUCK 的主要要求如下： 1 输出电流大于 3.5A 并留有 20%的余量；  2 输出电压精度要求在±1.5%； 3 BUCK 瞬态响应要求：Iload=BUCK Max 电流*10%~BUCK Max 电流*80% 跳变，斜率 1A/us，纹波要求±3%以内； 4 如果对整机功耗敏感的，还需要考虑一下效率问题。 Layout 时将下图绿线到芯片之间的这些电容放置在 RK3588 芯片背面， VDD_CPU_BIG0 电源总电容 容量需大于 150uF，以保证电源纹波在 85mV 以内，避免大负载情况下引起电源纹波偏大。   RK3588 芯片 VDD_CPU_BIG0 电源管脚 VDD_CPU_BIG0_MEM 电源为 A76 CORE1，CORE2 的 MEMORY 电源，峰值电流 100mA，需要调 压，可以用 BUCK 供电。如下两个电容 C1039、C1040 必须放在 RK3588 管脚下方。 注：功耗要求不高的场景 VDD_CPU_BIG0_MEM 可以和 VDD_CPU_BIG0 合并供电。   RK3588 芯片 VDD_CPU_BIG0_MEM 电源 VDD_CPU_BIG1电源 RK3588 的 VDD_CPU_BIG1 电源是给 A76 的 CORE3 和 CORE4 单元供电，采用RK806 的 BUCK 或者DC/DC电源供电，可支持动态调频调压功能，默认供电电压0.75V供电。峰值电流可达4.83A 以上， 请勿删减 RK3588 芯片参考设计原理图中的去耦电容。 对 DC/DC BUCK 的主要要求如下： 1 输出电流大于等于 3.5A 并留有 20%的余量； 2 输出电压精度要求在±1.5%；  3 BUCK 瞬态响应要求：Iload=BUCK Max 电流*10%~BUCK Max 电流*80% 跳变，斜率1A/us，纹波要求±3%以内； 4 如果对整机功耗敏感的，还需要考虑一下效率问题。 Layout 时将下图绿线到芯片之间的这些电容放置在 RK3588 芯片背面， VDD_CPU_BIG1 电源总电容 容量需大于 150uF，以保证电源纹波在 85mV 以内，避免大负载情况下引起电源纹波偏大。   RK3588 芯片 VDD_CPU_BIG1 电源管脚 VDD_CPU_BIG1_MEM 电源为 A76 CORE3，CORE4 的 MEMORY 电源，电流可以达到 100mA，需 要调压，可以用 BUCK 供电。如下两个电容 C1014、C1015 必须放在 RK3588 管脚下方。 注：功耗要求不高的场景 VDD_CPU_BIG1_MEM 可以和 VDD_CPU_BIG1 合并供电。   RK3588 芯片 VDD_CPU_BIG1_MEM 电源 VDD_CPU_LIT电源 RK3588 的 VDD_CPU_LIT 电源给内部的 ARM Cortex-A55 core、DSU 的逻辑、控制、L3 cache 供电，采用 RK806 的 BUCK 电源供电，支持动态调频调压功能。峰值电流可达 2.5A 以上，请勿删减 RK3588 芯片参考设计原理图中的去耦电容。 对 DC/DC BUCK 的主要要求如下：  1 输出电流大于等于 2.5A 并留有 20%的余量； 2 输出电压精度要求在±1.5%；  3 BUCK 瞬态响应要求：Iload=BUCK Max 电流*10%~BUCK Max 电流*80% 跳变，斜率 1A/us，纹波要求±3%以内；  4 如果对整机功耗敏感的，还需要考虑一下效率问题。 Layout 时将下图绿线到芯片位置的这些电容放在 RK3588 的芯片下方，VDD_CPU_LIT 电源总电容容 量需大于 150uF（建议再预留 1-2 个 22uF 电容，默认可以不贴），以保证电源纹波在 85mV 以内，避免大负载情况下引起电源纹波偏大。   VDD_CPU_LIT 电源电容 VDD_CPU_LIT_MEM 电源为 A55 和 DSU 的 Memory 电源， 电流可以达到 100mA，需要调压，可以用 BUCK 供电。如下两个电容 C1059、C1060 必须放在 RK3588 管脚下方。 注：功耗要求不高的场景 VDD_CPU_LIT_MEM 可以和 VDD_CPU_LIT 合并供电。   VDD_CPU_LIT_MEM 电源   GPU 电源 RK3588 的 VDD_GPU 电源给内部的 GPU 单元供电，采用 RK806 的 BUCK1 或 RK860 供电，支持动态调频调压功能，峰值电流可达 5.6A，请勿删减 RK3588 芯片参考设计原理图中的去耦电容。 对 DC/DC BUCK 的主要要求如下：  1 输出电流大于等于 5.6A 并留有 20%的余量；  2 输出电压精度要求在±1.5%； 3 BUCK 瞬态响应要求：Iload=BUCK Max 电流*10%~BUCK Max 电流*80% 跳变，斜率 1A/us，纹波要求±3%以内；  4 如果对整机功耗敏感的，还需要考虑一下效率问题。 Layout 时将下图绿线到芯片位置的这些电容放置在 RK3588 芯片背面，VDD_GPU 电源总电容容量需 大于 200uF，以保证电源纹波在 100mV 以内，避免大负载情况下引起电源纹波偏大。   RK3588 芯片 VDD_GPU 电源管脚 VDD_GPU_MEM 电源为 VDD_GPU_MEM 的 Memory 电源， 电流可以达到 400mA，需要调压，可 以用 BUCK 供电。如下两个电容 C1012、C1013 必须放在 RK3588 管脚下方。  注：功耗要求不高的场景 VDD_GPU_MEM 可以和 VDD_GPU 合并供电。   RK3588 芯片 VDD_GPU 电源管脚

  • 发表了主题帖： RK3588 EVB开发板原理图讲解【四】

    RK3588 是瑞芯微推出的高性能处理器，其 PCIe 接口相关介绍如下： 接口标准及特性PCIe（Peripheral Component Interconnect Express）是一种高速串行接口标准，用于连接主板和外部设备。它具备以下特性：   高速传输：提供高速数据传输通道，速度以每秒传输的数据位数表示，如 PCIe x1、x4、x8、x16 等，每个通道带宽可按需扩展。 点对点连接：采用点对点连接架构，设备直接连接到主板上的 PCIe 插槽，不与其他设备共享带宽，有助于减少延迟、提高性能。 热插拔支持：允许用户在计算机运行时添加或移除 PCIe 设备，无需重启计算机。 RK3588 的 PCIe 控制器RK3588 共有 5 个 PCIe 控制器，硬件 IP 相同但配置不同。其中一个为 4Lane DM 模式，可支持作为 EP（Endpoint，端点设备）使用；另外一个 2Lane 和 3 个 1Lane 控制器均只能作为 RC（Root Complex，根复合体）使用。 RK3588 的 PCIe PHY（物理层） 有两种 PCIe PHY：   pcie3.0PHY：含 2 个 Port 共 4 个 Lane，这 4Lane 可根据实际需求拆分使用，拆分后需在 DTS 中合理配置对应的控制器，无需修改驱动。 pcie2.0 PHY：有 3 个，每个都是 2.0 1Lane，跟 SATA 和 USB combo 使用。 接口配置支持 PCIe 3.0 x4/x2/x1 配置，可通过该接口连接各种扩展卡、固态硬盘、网卡等外部设备，实现高速数据传输和系统功能扩展。不过，具体的 PCIe 接口配置可能因不同厂商的设计而有所差异，实际应用中需参考 RK3588 的开发手册或厂商提供的技术文档，以了解具体的接口配置和使用方法。 RK3588 芯片拥有 5 个 PCIe3.0 控制器：（DM 是 Dual Mode 缩写，RC 是 Root Complex 缩写。） 1. Controller 0(4L)，PCIe3.0x4 Controller x4 Lane(DM) 2. Controller 1(2L)，PCIe3.0x2 Controller x2 Lane(Only RC) 3. Controller 2(1L0)，PCIe3.0x1_0 Controller x1 Lane(Only RC) 4. Controller 3(1L1)，PCIe3.0x1_1 Controller x1 Lane(Only RC) 5. Controller 4(1L2)，PCIe3.0x1_2 Controller x1 Lane(Only RC) 2 个 PCIe3.0 PHY，数据位 2Lane，PCIe3.0 PHY0 和 PCIe3.0 PHY1。 3 个 PCIe2.0 Combo PHY，数据位 1Lane，PCIe2.0/SATA3.0 Combo PHY0、PCIe2.0/SATA3.0 Combo PHY1 和 PCIe2.0/SATA3.0/USB3.0 HOST Combo PHY2。 Controller 和 PHY 之间的映射关系图：   RK3588 可支持多种 PCIe 模式的组合，最多可以 5 种模式同时使用。具体如下图   现在直接来看下RK3588 EVB这个开发板的pcie原理图设计 开发板设计了一个pcie3.0 4lane接口 1、主控输出部分   直接拉出即可，注意加滤波电容在电源端口， 2、设备端接口电路 时钟发生电路   电路基本功能 这个电路的主要功能可能是为某个系统级芯片（SOC）或其他数字电路模块提供稳定、低噪声的时钟信号。通过时钟缓冲器增强时钟信号的驱动能力，并利用阻抗匹配和滤波等措施确保信号的可靠传输，以满足系统正常运行的时序要求。 电源部分 图中可以看到多个标注为“VCCAV3_P14C_05”的电源连接点，这表明电路使用了3.3V的电源。电源通过电容（如C8413、C8412等）进行滤波，这些电容的作用是去除电源中的高频噪声，确保为电路提供稳定、干净的电源。 晶体振荡器（X8400） 电路左侧有一个晶体振荡器（X8400），其频率为25MHz（从标注“25.000M”可知）。晶体振荡器产生一个稳定的时钟信号，这是许多数字电路正常工作的基础。它通过一些电阻（如R8414）和电容（如C8401、C8402）与其他电路元件相连，这些元件共同构成了振荡器的外围电路，用于起振和稳定振荡频率。 时钟缓冲器/驱动器（U8400，型号为PI6C557-05BLE） 晶体振荡器产生的时钟信号输入到U8400芯片。这是一款时钟缓冲器/驱动器芯片，其主要功能是对输入的时钟信号进行缓冲和驱动，增强信号的驱动能力，以便能够同时为多个负载提供稳定的时钟信号。它有多个输出引脚（如P14C_CLKOUT0 - P14C_CLKOUT3），分别连接到不同的后续电路模块。 信号传输与匹配电阻 从时钟缓冲器输出的信号线路上可以看到多个串联和并联的电阻（如R8406 - R8409、R8415 - R8418等）。这些电阻主要用于信号的阻抗匹配，减少信号在传输过程中的反射和损耗，确保信号能够准确、稳定地传输到目标电路（如标注为“TO_SOC_RCCSL”等的模块）。 滤波电容 在各个电源引脚和信号线路上还分布着许多小电容（如C8418、C8419等），它们进一步对电源和信号进行高频滤波，提高电路的抗干扰能力和稳定性。   时钟输出配置电路     主要功能是将输入电源转换为适合 PCIe3.0 设备的 3.3V 电源，并对电路进行控制与滤波等处理。 电源输入与转换   输入电源：图中 “VCC12V_DCIN” 为 12V 直流输入电源。它先经过电容 C8432（10μF，耐压 25V）和 C8433（100nF，耐压 50V）进行滤波，去除电源中的高频和低频噪声，确保输入电源的纯净。 电源转换芯片：U8402（型号为 SY8113B/SM8103ADC，封装 SOT_23_6 ）是电源转换芯片。其引脚 5（VIN）连接输入电源，在 4.5V - 18V 输入电压范围内工作。芯片通过内部电路将输入电压转换，引脚 3（FB/OUT）为反馈与输出引脚，通过连接外围电阻 R8430（232KΩ，精度 1%）和 R8433（49.9KΩ，精度 1%）来设定输出电压。根据公式计算（假设反馈电压 FB = 0.6V ），输出电压 Vout = 0.6V×(1 + R8430/R8433)≈3.3V，即转换为 VCC3V3_PCIE30 的 3.3V 输出，为 PCIe3.0 设备供电。引脚 6（LX）通过连接电感 L8400（4.7μH）和电容 C8428（100nF，耐压 25V）等组成的 LC 滤波电路，进一步稳定输出电压。 控制电路   使能控制：芯片 U8402 的引脚 4（EN）为使能引脚，受 “PCIE30x4_PWREN_H_GPIO3_D5” 信号控制。当该信号为高电平时，使能芯片工作，允许进行电源转换；为低电平时，芯片停止工作。 开关控制电路：由 Q8400（PMOS 管，型号 WPM3407 - 3/TR，封装 SOT_23 ）和 Q8401（NPN 三极管，型号 S8050，封装 SOT_23 ）组成。当 “PCIE30x4_PWREN_H_GPIO3_D5” 为高电平时，Q8401 导通，使得 Q8400 的栅极电压降低，Q8400 导通，从而使 12V 电源（VCC12V_PCIE30）能够为后续电路供电；当该信号为低电平时，Q8401 和 Q8400 截止，切断电源供应。 滤波电路   输出滤波：在输出端，VCC3V3_PCIE30 连接多个电容，如 C8434（22pF，耐压 50V）、C8435（120μF，耐压 20V）、C8436（10μF，耐压 6.3V）和 C8437（100nF，耐压 10V）。这些电容进一步滤除输出电源中的高频和低频噪声，保证输出电压的稳定和纯净，为 PCIe3.0 设备提供稳定可靠的电源。 RK3588 EVB开发板原理图连载，以下是之前章节的链接 RK3588 EVB开发板原理图讲解【一】 RK3588 EVB开发板原理图讲解【二】 RK3588 EVB开发板原理图讲解【三】

  • 2025-02-17

  • 发表了主题帖： RK3588原理图设计之最小系统设计(三)

    3.1 eMMC电路 3.1.1 eMMC控制器介绍 RK3588 eMMC 控制器有如下特点：  1 兼容 5.1、5.0、4.51、4.41 规范；  2 支持 1bit、4bit、8bit 三种数据总线宽度；  3 支持 HS400 模式，向下兼容 HS200、DDR50 等模式； 4 支持 CMD Queue。 3.1.2 eMMC电路设计建议 RK3588 eMMC 接口和 FSPI Flash（一个复用口 FSPI_M0）接口复用，在 eMMC 接口设计时，eMMC 信号接法请按参考原理图，包含各路电源去耦电容。 使用 eMMC 时，引导代码放置在 eMMC 里。 3.1.3拓扑结构与匹配方式设计 eMMC 连接示意图：   eMMC 接口上下拉和匹配设计推荐如下表所示：   RK3588 eMMC 接口设计 3.1.4 eMMC上电时序要求 RK3588 芯片 eMMC 接口属于 EMMCIO 电源域，只有一组供电，并无时序要求。 eMMC 颗粒有两组电源，上电时序请参考 JEDEC 标准：   eMMC 颗粒上下电时序 3.2 FSPI Flash电路 3.2.1 FSPI Flash（支持 Boot）接口介绍 FSPI 是一种灵活的串行接口控制器，RK3588 芯片中有 1 个 FSPI 控制器，可用来连接 FSPI 设备。 RK3588 FSPI 控制器有如下特点： 1 支持串行 NOR Flash，串行 Nand Flash； 2 支持 SDR 模式； 3 支持 1 线，2 线以及 4 线模式。 注意：  RK3588 FSPI 接口用于接 Boot 的 SPI Flash，不建议用于接其它功能的 SPI FLASH！   3.2.2 FSPI Flash 电路设计建议 RK3588 FSPI Flash 接口有三个复用接口（后缀为_M0、后缀为_M1、后缀为_M2，只能同时使用一个），三个复用接口分布在三个电源域中，分别在 EMMCIO（仅支持 1.8V）、VCCIO3（仅支持 1.8V）、VCCIO5（支持 1.8V/3.3V）三个电源域中。 在 FSPI Flash 接口设计时，FSPI Flash 信号接法请按参考原理图，包含各路电源去耦电容。 使用 FSPI Flash 时，引导代码放置在 FSPI Flash 里，务必注意 RK3588 对应电源域的 IO 驱动电压模 式配置和实际供电电压是否匹配。   3.2.3 FSPI Flash拓扑结构与匹配方式设计 FSPI Flash 连接示意图：   FSPI Flash 连接示意图 FSPI接口上下拉和匹配设计推荐如下表所示：   RK3588 FSPI 接口设计 3.2.4 FSPI上电时序要求 RK3588 芯片 FSPI Flash 接口只有一组供电，并无时序要求。 SPI Flash 只有一路电源，电源必须和所选的FSPI接口对应的电源域电源同一个。   3.3 GPIO电路 在RK3588中，有只支持 1.8V，和支持 1.8V/3.3V 两种电压可配置，共两种类型的GPIO。 3.3.1 GPIO Pin名说明 比如下图功能 GMAC0_RXD2、SDIO_D0_M0、FSPI_D0_M1 和功能 UART6_RX_M0 复用在 GPIO2_A6 上面，分配时只能选择其中一个功能使用。   1 除了引导相关的 GPIO，剩下 IO 复位默认为输入；  2 GPIOx_xx_u 其中_u 表示这个 IO 复位默认状态为内部上拉；  3 GPIOx_xx_d 其中_d 表示这个 IO 复位默认状态为内部下拉；  4 GPIOx_xx_z 其中_z 表示这个 IO 复位默认状态为高阻； 5 各功能 name 后缀有加_M0 或 M1或_M2代表同一个功能复用到不同IO上，同时只能选择其中一 个，比如选择UART2功能时，必须选择UART2_TX_M0和UART2_RX_M0组合，不支持 UART2_TX_M0和UART2_RX_M1组合，对所有功能有不同IOMUX 的都是这样的约束。   3.3.2 GPIO电源 GPIO 电源域的电源脚描述如下：   RK3588 GPIO 电源脚描述 其中 PMUIO1、EMMCIO、VCCIO1、VCCIO3 为固定电平电源域，不可进行配置。 PMUIO2、VCCIO2，VCCIO[4：6]电源域 RK3588 芯片可以自动识别硬件配置的电压，不需要软件 根据硬件供电电压进行配置。 RK3588原理图设计之最小系统设计(一) RK3588原理图设计之最小系统设计(二)    

  • 发表了主题帖： RK3588原理图设计之最小系统设计(二)

    本帖最后由 落幕的回忆 于 2025-2-17 18:18 编辑 2.1系统初始化配置信号： RK3588中有一个重要信号会影响系统的启动配置，需要在上电前配置完毕并保持状态稳定： 1 SDMMC_DET管脚(Pin P31)：决定VCCIO2电源域IO是SDMMC还是JTAG功能在系统复位结束后，芯片会根据这个管脚的输入电平配置相应模块的默认开机功能。 RK3588的ARM JTAG功能与SDMMC功能复用在一起，通过SDMMC_DET管脚来切换 IOMUX 的 功能，故该管脚也需要在上电前完成配置，否则 ARM JTAG功能无输出会影响到引导阶段的调试，而 SDMMC无输出会影响到SDMMC boot功能。   2 该管脚检测为高电平，则对应 IO 切换到 ARM JTAG 功能； 3 当检测到为低电平（大部分SD卡插入会拉低该管脚，如果不是需要特殊处理），对应IO切换为 SDMMC功能；  4 系统起来后，可切换成由寄存器来控制 IOMUX，那么该管脚可以释放出来； 5 为方便查询，这个管脚的配置状态与功能对应如下表所示：   2.2 JTAG和UART Debug电路 RK3588 芯片的 ARM JTAG 接口符合 IEEE1149.1 标准，PC 可通过 SWD 模式（两线模式）连接 DSTREAM 仿真器，调试芯片内部的 ARM Core。 在引导阶段要通过连接仿真器时，需要保证SDMMC_DET管脚处于高电平，否则无法进入JTAG调 试模式，该管理的配置见上节描述。 系统起来后，会切换成由寄存器控制 IOMUX，ARM JTAG 接口说明如下表所示：   JTAG 的连接方式及标准连接器管脚定义如下图所示：   如果没有 SD Card 功能，建议 ARM JTAG 功能预留，方便 Debug，预留电路如下图：  1 注意 VCCIO2_1V8(PIN AA7)电源必须供电，供电电压必须使用 VCC_1V8_S0（1.8V）； 2 VCCIO2(PIN Y7)电源必须供电，供电电压可使用 VCCIO_SD_S0（3.3V）。     RK3588 ARM JTAG 管脚   RK3588 的 MCU_JTAG 模块暂不对外开放，无需进行特别处理。 RK3588 UART Debug 默认选择 UART2_RX_M0/UART2_TX_M0，默认波特率为 1500000Bd。   RK3588 UART2 M0 管脚 UART2_RX_M0/UART2_TX_M0 串接的 100 ohm 电阻不得删减，并增加 TVS 管，加强抗静电浪涌能力，防止开发过程损坏芯片管脚，能预留 2.54 插针建议尽量预留，如果无条件，建议使用 0.7mm 以上测试点，方便焊接。   RK3588 Debug UART2 连接示意图 2.3 DDR电路 2.3.1 DDR 控制器介绍 RK3588 DDR 控制器接口支持 JEDEC SDRAM 标准接口，控制器有如下特点： 1 兼容 LPDDR4/LPDDR4X/LPDDR5 标准；  2 支持64bits数据总线宽度，由4个16bits的DDR通道组成，每个通道容量最大寻址地址8GB；4 个通道容量可支持总容量达到 32GB； 3 两个 16bits 组成一个 32bits 通道，2个32bits 通道(即图纸中 CH0、CH1 通道)不能采用不同容量的颗粒配置，如4GB+2GB；  4支持 Power Down、Self Refresh 等模式；  5 具有动态 PVT 补偿的可编程输出和 ODT 阻抗调整。 2.3.2 电路设计建议 RK3588 DDR PHY 和各 DRAM 颗粒原理图需要和参考设计图一致，包含电源去耦电容。 RK3588 可支持 LPDDR4/LPDDR4X、LPDDR5，这些 DRAM 具有不同 I/O 信号，根据 DRAM 类型选择对应的信号，RK3588 DDR PHY I/O Map 表如下：             LPDDR4/LPDDR4x/LPDDR5 时： 1 DQ，CA 顺序全部不支持对调，必须按参考图上分配。 DDR PHY ZQ 必须接 240ohm 1%到 VDDQ_DDR_S0 电源上。 内置Retention功能，DDR进入自刷新期间，DDR控制器端DDR_CH_VDDQ_CKE的电源脚需要保持供电，其它电源可关闭；DDR颗粒的VDDQ电源在tCKELCK关闭5ns后也可以关闭，其它电源不能关。 LPDDR5 引入了 WCK 时钟；LPDDR5 有两个工作时钟，一个是 CK_t 和 CK_c，用于控制命令、地址的操作；一个是 WCK_t 和 WCK_c，WCK可以是CK频率的 2 倍或 4 倍运行；当Write 时，WCK 是时钟也是Write data strobe；当Read时,WCK是DQ 和 RDQS 的时钟，RDQS是Read data strobe 信号。 RK3588 支持 DVFSC Mode(运行 LPDDR5 时)，DVFSC 模式支持在 VDD2L(0.9V)和VDD2H(1.05V)两个电压之间进行切换，即高频运行时采用VDD2H电压工作，低频运行时采用VDD2L电压工作。 2.3.3 DDR 颗粒外围电路设计 1 LPDDR4/4x/LPDDR5 的颗粒 ZQ 必须接 240ohm 1%到 VDDQ_DDR_S0 电源上；  2 LPDDR4/4x 的颗粒 ODT_CA 必须接 10Kohm 5%到 VDD2_DDR_S3 电源上； 2.3.4 DDR 拓扑结构与匹配方式设计 1 LPDDR4/4x 2 颗 32bit 时，DQ、CA 采用点对点拓扑结构   LPDDR4 点对点拓扑结构 匹配方式：LPDDR4 颗粒 DQ、CLK、CMD、CA 都支持 ODT，全部点对点连接即可。 2 LPDDR5 2 颗 32bit 时，DQ、CA 采用点对点拓扑结构   LPDDR5 点对点拓扑结构 匹配方式：LPDDR5 颗粒 DQ、CLK、CMD、CA 都支持 ODT，全部点对点连接即可。 2.3.5 DDR 电源设计和上电时序要求 RK3588 DDR PHY 供电电源汇总如下：   LPDDR4/4x/LPDDR5 颗粒供电电源汇总如下：  采用双 PMIC 电源方案时供电电路注意点： 1 PMIC 型号为 RK806-2，务必注意，根据实际使用 DRAM 颗粒，同步修改 PMIC2 RK806-2 FB9 （pin66）的分压电阻阻值，使得 VDDQ_DDR_S0 输出电压与颗粒相匹配。   RK806-2 BUCK9 FB 参数调整 2 PMIC 型号为 RK806-2，务必注意，根据实际使用 DRAM 颗粒，同步修改 PMIC1 RK806-2 FB9 （pin66）的分压电阻阻值，使得 VDD2_DDR_S3 输出电压与颗粒相匹配。   RK806-2 BUCK9 FB 参数调整 采用单 PMIC 电源方案时供电电路注意点： 1 PMIC 型号为 RK806-1，务必注意，根据实际使用 DRAM 颗粒，同步修改 PMIC RK806-1 FB9（pin66）的分压电阻阻值，使得 VDDQ_DDR_S0 输出电压与颗粒相匹配。   RK806-1 BUCK9 FB 参数调整 2 PMIC 型号为 RK806-1，务必注意，根据实际使用 DRAM 颗粒，同步修改 PMIC RK806-1 FB6（pin31）的分压电阻阻值，使得 VDD2_DDR_S3 输出电压与颗粒相匹配。   RK806-1 BUCK6 FB 参数调整 RK3588参考模板里提供了LPDDR4和LPDDR4x兼容设计《 RK3588_Template_ LP4XD200P232SD10H1_4266MHz》，需要注意，必须根据实际物料选择相应的电路。  1 贴 LPDDR4 颗粒时，只需要贴下图 R3811 电阻，R3808 不贴； 2 贴 LPDDR4x 颗粒时，只需要贴下图 R3808 电阻，R3811 不贴。   LPDDR4/LPDDR4x 兼容设计电源选择 各类型的 DRAM 上电时序要求，请参考各 JEDEC 标准。 1 LPDDR4/4x SDRAM 的上电时序如下图所示：   LPDDR4/4x SDRAM 上电时序 2 LPDDR5 SDRAM 的上电时序如下图所示：   LPDDR5 SDRAM 上电时序 RK3588原理图设计之最小系统设计(一)

  • 发表了主题帖： RK3588原理图设计之最小系统设计(一)

    本帖最后由 落幕的回忆 于 2025-2-17 17:01 编辑 1.1 时钟电路   RK3588芯片内部的振荡器电路与外置的24MHz晶体一起构成系统时钟。XOUT24M 网络务必串接 22ohm电阻，用于限流，防止过驱。XOUT24M和XIN24M网络之间的510Kohm电阻不可随意修改。   注意： Note1：选用晶体的 CL 值不超过 12pF。 Note2：晶体负载电容请根据实际使用的晶体的CL电容值选择,并控制常温下的频率容限在20ppm以内； 18pF为我司选用晶体所对应容值，并不为通用值，负载电容材质建议采用COG或NPO； 建议采用贴片4Pin晶体，其中2个GND管脚与PCB板的地充分连接，加强时钟抗ESD干扰能力。   系统时钟还可以直接由外部的有源晶体电路产生时钟，时钟幅度为1.0V。工作情况下，时钟通过 XIN24M脚输入，XOUT24M管脚悬空，时钟参数如下图所示：   RK3588 芯片在待机时，可以选择将工作时钟源切换到 PMU_PVTM 模块提供的时钟或外部输入的32.768KHz 时钟，关掉OSC振荡电路，可得到更优的芯片待机功耗，此时仅支持PMUIO1和PMUIO2 电源域里的IO中断唤醒，如果需求的唤醒源和24MHz时钟有关，则24MHz时钟不能关掉。 PVTM(Process-Voltage-Temperature Monitor)模块集成的时钟振荡环可产生时钟，这个时钟频率由时钟振荡环电路的延迟单元决定，产生的时钟可作为芯片待机的时钟源；使用外部输入的32.768KHz 时钟当 RK3588 芯片休眠时钟时，可得到最优的芯片待机功耗，此时PVTM模块也可以关掉。 外部输入的 32.768KHz 时钟可以从外置 RTC 时钟源获取，RK3588 32.768KHz 时钟输入脚如下图所示：   外置 32.768kHz RTC 时钟参数如下图所示：   注意： 使用该功能时，该管脚IOMUX必须设置成CLK32K_IN功能，输入幅度必须满足PMUIO1 Domian供电要求。   RK3588 可向外设提供工作时钟：  1. REFCLK_OUT：预留时钟输出引脚，根据实际需求选用；  2. CLK32K_OUT0：32.768KHz 时钟输出，可提供给 WIFI，BT，PCIe 等设备当休眠或工作时钟；  3.CLK32K_OUT1：32.768KHz 时钟输出，可提供给 WIFI，BT，PCIe 等设备当休眠或工作时钟；  4. ETH0_REFCLKO_25M：25MHz 时钟输出，可提供给 Ethernet PHY 等设备当工作时钟；  5. ETH1_REFCLKO_25M：25MHz 时钟输出，可提供给 Ethernet PHY 等设备当工作时钟；  6.GMAC0_CLKINOUT：50MHz、125MHZ时钟输入或输出，可提供给Ethernet PHY作为RMII数 据发送和数据接收参考时钟 7. GMAC1_CLKINOUT：50MHz、125MHZ 时钟输入或输出，可提供给 Ethernet PHY 作为 RMII 数  据发送和数据接收参考时钟  8.MIPI_CAMERA0_CLK------MIPI_CAMERA4_CLK：默认24MHz时钟输出，可提供给Camera等  设备当工作时钟；也可根据PLL分频得到其它频点，并且每路时钟支持各自输出不同的频率。  9. PCIE20_REF_CLKP/N：输入或者输出100M时钟，默认100M时钟频率输出，给PCIE2.0设备用。 10.PCIE30_REF_CLKP/N: 输入100M时钟，外部时钟发生器输入100M时钟，给PCIE3.0控制器用。 注意： 以上时钟所处的IO Domain与外设的IO电平必须匹配，如果不匹配，必须增加电平转换电路。 请根据外设设备时钟需求评估是否可以满足。   1.2 复位/看门狗/TSADC电路 RK3588 芯片的硬件复位通过Pin M31(NPOR_u)管脚输入，必须由外部控制，低电平有效，为保证芯片稳定和正常工作，所需的最短复位时间为 100 个 24MHz 主时钟周期，即至少 4us 以上。 Pin M31(NPOR_u)管脚需要增加100nF电容，用来消除复位信号上的抖动，增强抗干扰能力，防止误 触发导致的系统异常复位。 RESET_L 网络的上拉电源必须和 NPOR 管脚所在的IO电源域（PMUIO1_1V8）保持一致。 RK3588 芯片内部集成了 Watchdog Timer，当产生复位信号时，可以通过 TSADC_SHUT 管脚输出低电平，对 RK3588 进行硬件复位。 RK3588 芯片内部集成了七个 TSADC(Temperature-Sensor ADC)模块，当芯片内部温度超过阈值时，可以通过内部TSHUT信号给CRU模块，让RK3588芯片复位，也可以通过TSADC_SHUT管脚输出低电平，对RK3588进行硬件复位。   RK3588复位信号路径图如下： 1. 双PMIC方案：   2. 单 PMIC 方案：   RK806-1/2的RESETB管脚在第一次上电时，等各路电源上电完成后，RESETB还会再延迟所设置的时间后，低电平跳变成高电平（开漏输出），即完成上电复位过程；当RK806-1/2 在工作或sleep模式时，如果 RESETB管脚被拉低，那么 RK806-1/2也会重启，重启上电顺序和第一次上电相同。   1.3 PMU单元电路 为满足低功耗需求，RK3588 设计了一个电源管理单元(PMU)，用于控制管理芯片内部电源。 该模块可以支持芯片内部寄存器或 PMUIO 电源域的IO控制外围电源电路，实现对其他功能模块供电和断电，也可支持IO中断唤醒，从而实现芯片的待机和唤醒功能。   1.4 系统启动引导顺序 RK3588 芯片支持多种启动引导方式，在芯片复位结束后，芯片内部集成的引导代码可以在如下接口 设备进行引导，具体引导顺序可根据实际应用需求进行选择（见下文中“引导顺序选择”描述） 1. Serial Flash(FSPI) 2. eMMC  3.SDMMC Card 如果在上述设备中没有引导代码，可以通过 USB2.0 OTG0 接口 TYPEC0_USB20_OTG_DP/ TYPEC0_USB20_OTG_DM 信号将系统代码下载到这些设备中。 引导顺序选择： RK3588 的 Boot 启动顺序可以通过 SARADC_IN0_BOOT Pin(PIN AM16)进行设置，从不同接口对应的外设启动，如下表所示硬件通过配置不同的上下拉电阻值，设计LEVEL1-LEVEL7七种模式的外设引导顺序，可根据实际应用需求进行对应配置。   按照以上 LEVEL1 设置，SARADC_IN0_BOOT对地短路，可使设备进入Maskrom状态，无需再通过短路EMMC_CLK/DATA进入Maskrom；SARADC_IN1用于对地短路进入Recovery状态；其它 SARADC口可根据应用需求配置。 注意： Note1：SARADC_IN0_BOOT 为 BOOT 配置专用引脚，不可作为其他功能使用。 Note2：RK3588不支持从PCIe BOOT，应用中若有从PCIe接口的SSD硬盘启动的需求,需要在FSPI接口接SPI FLASH， 启动时通过 SPI FLASH 的代码先引导 PCIe 的驱动，再加载 SSD 里面的系统，从而完成启动。

  • 2025-02-14

  • 发表了主题帖： RK3588 EVB开发板原理图讲解【三】

    RK3588 电源管理 ——RK806 介绍 一、RK806 典型应用图 二、RK806 特征   输入范围：2.7V - 5.5V。 待机电流：极低，仅为 10μA 。 通信协议支持：支持 I2C 和 SPI 双通信协议，可根据不同应用场景灵活选择通信方式，满足多样化的系统通信需求。 双芯片协同工作：具备双芯片协同工作能力，通过合理配置主从芯片，可有效提升系统电源管理性能，满足复杂系统对电源的特殊要求。 纹波控制架构：采用纹波控制架构，能提供优异的瞬态响应，保障电源输出的稳定性，减少电压波动对系统的影响。 输出电平编程：输出电平可通过 I2C 或 SPI 进行编程，方便用户根据实际需求精确调整电源输出参数，提高系统兼容性和适应性。 电源启动时序控制：支持可选择的电源启动时序控制，可根据系统中不同组件的需求，设定合理的电源启动顺序，避免因电源启动顺序不当导致的系统故障。 丰富的电源通道 Buck1：输出范围为 0.5V - 3.4V，最大输出电流可达 6.5A ，适用于对功率需求较大的组件供电。 Buck2/3/4：输出范围同样是 0.5V - 3.4V，最大输出电流为 5A ，可满足中等功率组件的供电需求。 Buck5/6/7/8/9/10：输出范围 0.5V - 3.4V，最大输出电流 2.5A ，为一些功耗相对较低的组件提供稳定电源。 NLDO1/2/5：输出范围 0.5V - 3.4V，最大输出电流 300mA ，常用于为对电源精度要求较高的低功耗组件供电。 NLDO3/4：输出范围 0.5V - 3.4V，最大输出电流 500mA ，满足部分对电流需求稍大的低功耗组件。 PLDO1/4：输出范围 0.5V - 3.4V，最大输出电流 500mA ，为特定的低功耗组件提供合适的电源。 PLDO2/3/5/6：输出范围 0.5V - 3.4V，最大输出电流 300mA ，满足相应低功耗组件的供电需求。 外部 Buck 使能控制：具备外部 Buck 使能控制功能，方便用户根据系统运行状态灵活控制 Buck 电路的工作，实现更好的电源管理和节能效果。 封装形式：采用 7mm x 7mm QFN68 封装，尺寸小巧，有利于在电路板上实现紧凑布局，减小系统体积。 三、RK806 注意事项（一）双 PMIC 协同工作 RK806 - 2 支持双 PMIC 协同工作，在使用时需进行如下设置：   主从模式设置：将其中一颗芯片设为主芯片，设置方式为使 EXT_EN 不接高电平（可悬空或连接外部 BUCK 的 EN 脚）；另一颗设为从芯片，通过将 EXT_EN 短接到 VCCA 来识别。使用时，需将两颗 PMIC 的 VDC、PWRON、RESET 短接在一起，确保信号同步。   单 PMIC 应用：在单 PMIC 应用场景下，通过 EXT_EN 将 PMIC 设为主模式，此时 SYNC 和 SYNC_CLK 悬空即可。 协同工作原理：两颗芯片的 SYNC_CLK 和 SYNC 相互连接。主芯片提供频率接近 32K 的 SYNC_CLK 时钟，从芯片接收该时钟信号；SYNC 则提供同步信号，产生同步脉冲，用于实现开机、关机、复位、上电及下电时序的精确控制。 开机流程：主从芯片的 PWRON、VDC 和 RESET 分别连接在一起，因此能同时接收到开机信号。当开机信号有效后，主机会向从机提供 SYNC_CLK 时钟，并将 SYNC 拉高。主从芯片分别依据片内 OTP（One - time Programmable，一次性可编程）烧录好的主从时序，以 SYNC_CLK 时钟为计数时钟（大概以 1ms 为一个步进），按照既定时序依次打开 LDO 或 BUCK，完成开机过程。 正常关机或重启：在正常关机或重启时，RESET 保持高电平，SYNC 拉低（持续时间需在 3clk 以上，大概 90us 左右），触发相应的关机或重启操作。 异常关机：当出现异常关机情况时，SYNC 和 RESET 需在 22us 内同时拉低（需注意 reset 线上电容不能大于 0.3uF，否则会影响关机时序），确保系统能及时安全地关闭。 RESET 拉低复位：进行 RESET 拉低复位操作时，SYNC 保持为高电平，RESET 拉低（持续时间约为 2clk，即 60us 左右），实现系统复位。 （二）工作模式 RK806 具有 I2C 和 SPI 两种工作模式，其模式选择取决于上电瞬间 CS 脚的电平状态：     I2C 模式：若上电时 CS 脚连接到 VCCA，则设备工作在 I2C 模式。 SPI 模式：只要在 RK806 上电瞬间不给 CS 脚输入高电平，设备即工作在 SPI 模式。（可根据需要插入 SPI 接法的双 PMIC 工作模式图，帮助理解 SPI 模式下的电路连接和工作方式） （三）引脚相关注意事项 VCCA 引脚（Pin21）：VCCA 是 RK806 芯片内部数字逻辑和部分模拟控制的供电引脚。在设计时，要求该引脚的供电电压必须是 RK806 所有供电脚中的最高电压，或者大于 Vmax - 0.3V。因此，VCCA 必须最先上电，或者与其他电源同时上电，严禁出现 VCCA 没电而其他电源先供电的情况，以保证芯片正常工作和内部电路的安全。 RESETB 引脚（Pin40）：RESETB 是给主控的复位信号输出引脚，同时在复位拉高后还作为外部复位信号及双 PMIC 的同步关机信号输入。由于该引脚具有输入功能，为提高抗干扰能力，应用时需外接 100nF 电容。但需注意，该线上的总电容容量不能超过 0.3uF，因为 RESET 具有同步关机功能，当 RESET 线上电容太大时，高电平上升速度会变慢，可能导致双 PMIC 同步关机时序检测异常，影响系统正常关机操作。 PLDO6 引脚：PLDO6 用于给 CS、MOSI（SDA）、CLK（SCL）、MISO（SLEEP3）、SLEEP2、SLEEP1 这些 io 的 VCCIO 供电。为实现电平匹配及上下电同步等目的，主控与这些 IO 相连的 GPIO 电源域最好也使用该电源供电，确保相关电路工作的稳定性和兼容性。 pin32（VDC）引脚：VDC 引脚用于外接电源自动开机。该引脚的识别高电平为 0.8V，推荐电压大于 1V 且小于等于 VCCA 电压。当满足 VCCA、VCC1、VCC2 大于 3.0V 的条件时，如果 VDC 检测到高电平，RK806 就会开机，并且在 VDC 为高电平期间，RK806 不能被关机。若要实现插适配器开机功能，需要给 VDC 脚做 RC 延时（可根据实际情况插入相应的 RC 延时电路图，便于理解其实现方式）。 四、RK806 开关机条件（一）VDC 开机流程 VCCA 必须处于有电状态，为芯片内部电路提供基本的工作电源。 VDC 脚电压高于 0.8V，推荐值为 1.0V 左右，作为开机触发的关键信号。 EXT_EN 输出高电平，启动相关的开机控制逻辑。 VCCA、VCC1、VCC2 需在 EXT_EN 输出高电平的 100mS 内，电压超过 VB_LO_SEL 电压（RK806 - 1/RK806 - 2 的值是 3.0V），否则无法开机，确保系统在满足一定电源条件下才能正常启动。 启动上电流程，各 DC/DC、LDO 按照既定的时序分别上电，逐步为系统各组件提供稳定的电源。 开机后，VDC 可以拉低或保持高电平，均不影响开机状态，系统进入正常工作模式。 （二）Power Key 开机流程 VCCA 处于有电状态，保证芯片基本供电。 PWRON 脚电压从高电平（大于 VCCA * 0.7）拉到低电平（小于 VCCA * 0.3V），且持续时间超过 20ms（具体时间可在 20 - 500ms 内通过 OTP 设置），作为开机触发信号。 EXT_EN 输出高电平，启动开机逻辑。 VCCA、VCC1、VCC2 在 EXT_EN 输出高电平的 100mS 内，电压超过 3.0V，否则不开机，满足系统启动的电源条件要求。 启动上电流程，各 DC/DC、LDO 按时序分别上电，完成开机过程。 （三）关机方式 当 VCC9、VCC1、VCC2 电压低于欠压设定值 VB_UV_SEL 设置的电压时，系统触发关机操作，以保护系统硬件免受低电压影响。 若 VCC9、VCC1、VCC2 电压低于欠压设定值 VB_LO_SEL 设置的电压，并且 VB_LO_ACT = 0，系统也会执行关机操作。 通过 I2C 或 SPI 命令写 DEV_OFF = 1，可实现软件控制关机，方便系统在软件层面进行电源管理。 当系统温度达到超温保护阈值（140℃ / 160℃）时，为避免芯片过热损坏，系统自动关机。 长按 PowerKey 超过 6 秒（时间可在 6 - 12 秒内配置），可实现强制关机，满足用户在特殊情况下的关机需求。 RK3588 EVB开发板原理图讲解【一】 RK3588 EVB开发板原理图讲解【二】

  • 发表了主题帖： 于细微处见精致，RK3568开发板演绎美观与功能的和谐乐章，客观请进来看看

    1.1适用范围 RK3568主板属于嵌入式原型机，普遍适用于智慧显示终端产品、视频类终端产品、工业自动化终端产品，如：广告机、数字标牌、智能自肋终端、智能零售终端、O2O智能设备、工控主机、机器人设备等。   1.2产品概述   采用瑞芯微RK3568工业级64位低功耗处理器，拥有四核 Cortex-A35，双核Mali-G31 GPU。支持多格式1080P 60fps 视频解码(H.265、H.264、VC-1、MPEG-1/2/4、VP8)，支持 1080P（H.264、VP8 格式） 视频编码，支持RGB/LVDS/MIPI-DSI接口，支持双VOP （双屏显示），提供多种存储配置选择，接口丰富，支持多款外设扩展，快速实现项目研产。   1.3产品特点 l 支持Android、Ubuntu、Buildroot+QT、OpenWRT、Debian等操作系统 l 支持Android 系统定制   l 提供系统调用接口API参考代码，完美支持客户上层应用APP开发及SDK   1.4主板图   1.5接口标识图     2.1CPU框图       产品参数     基本参数 主控芯片 RockChip RK3568 处理器 四核64位Cortex-A55处理器，22nm先进工艺，主频最高2.0GHz   图形处理器 ARM G52 2EE 支持OpenGL ES 1.1/2.0/3.2，OpenCL 2.0，Vulkan 1.1 内嵌高性能2D加速硬件     NPU 1Tops@INT8性能，集成高效能AI加速器RKNN NPU 支持Caffe/TensorFlow/TFLite/ONNX/PyTorch/Keras/Darknet主流架构模型的一键转换     编解码 支持4K 60fps H.265/H.264/VP9视频解码 支持1080P 60fps H.265/H.264视频编码 支持8M ISP，支持HDR     内存RAM 2GB / 4GB / 8GB LPDDR4 32Bit位宽，频率高达1600MHz，支持全链路ECC   存储ROM 8GB/16GB/32GB/64GB/128GB eMMC内置存储   存储 M.2 PCIe 3.0 × 1（可支持 2242 / 2280 NVMe SSD） SATA 3.0 x 1（可支持 2.5寸SSD/HDD） TF-Card Slot x1（可支持 TF卡扩展）   硬件特性 以太网 2 × 1000Mbps以太网（RJ45）   无线网络 2.4GHzWiFi，802.11a/b/g/n协议， Bluetooth4.0 支持4G LTE/3G网络通讯 显示接口 1 × HDMI2.0，最高支持4K@60Hz输出 2 × MIPI DSI，支持单双通道模式，最高支持2560*1440@60fps输出 1 × LVDS，最高支持1920x1080@60fps输出     音频 1 × Phone音频输出（3.5mm耳机孔） 1 × HDMI音频输出 1 × Speaker（1.3W/8Ω） 2 × Mic音频输入（3.5mm音频座、2P/1.25mm Wafter座） 1xMIC音频输入 摄像头 MIPI-CSI （4通道），最高可支持2路输入，内置8M ISP图像信号处理器 支持单目800W 或 双目200W摄像头 USB 1 × USB2.0 (最大电流：500mA) 1 × USB3.0 (最大电流：1000mA) 1 × USB-C (OTG) 其他接口 1×TP、1×I2C、1×UART、1×RS232、1×RS485、1×GPIO、1×SPI、1×IR、1×Debug、1×PowerKey、 1×Reset、1×KEY（ADC/REC/RST）、1×Fan（12V/3P/1.25mm）、 1×DC-OUT（12V/5V/3.3V）、1×DC-IN（12V/Wafter）     触摸屏 电容多点触摸 输入电源 DC 输入电压12V/3A       环境特性 Temperature(环境温度) Operating: -20℃to +70℃ Store: -40℃ to +85℃ Humidity(环境湿度) Operating: 10% to 90% (non-condensing) Store: 5% to 95% (non-condensing) 系统软件 系统支持 支持Android、Ubuntu、Buildroot+QT、OpenWRT、Debian等操作系统

  • 发表了主题帖： 从性能到成本，深度剖析 RK3588 与 RK3576 怎么选

    在中国半导体产业的版图中，瑞芯微作为国内SoC芯片领跑者，凭借其在处理器芯片设计领域的深厚积累和持续创新，推出很多智能应用处理器芯片，在嵌入式系统领域得到大规模的应用。 RK3588和RK3576系列作为都是瑞芯微(Rockchip)高性能处理器代表，性能如何？价格如何？作为硬件产品开发的我们，这两款产品到底有什么区别呢，我们一起探索。     【CPU 性能】： RK3588采用的四核Cortex - A76+四核Cortex - A55 ， RK3576出于成本考量选用的四核Cortex - A72+四核Cortex - A53架构，并配备ARM Cortex M0的协处理器，给相关应用带来了更多可能性。   GPU性能： RK3576采用ARM Mali G52 MC3，RK3588配备ARM Mali - G610MC4，都支持OpenGL ES 1.1、2.0和3.2，Vulkan 1.2，支持的图形标准上两者类似，但在OpenCL版本上RK3588更高（2.2对比2.1）。     NPU性能：两者都配备了6Tops的算力，都支持int4/int8/int16/FP16/BF16/TF32等数据格式，适配多样化的AI应用场景。 内存和存储   RK3576支持32位LPDDR4/LPDDR4X/LPDDR5，同时支持eMMC5.1，SDIO3.0和SFC以及UFS v2.0；     RK3588支持64位 LPDDR4/LPDDR4x/LPDDR5，支持eMMC5.1；搭配HS400，SDIO3.0搭配HS200，以及支持NMe和SFC。两者在内存数据位宽上不一样（64bit对比32bit），数据传输上RK3588更有优势。   超强的视频编解码能力   编码能力RK3588最高支持8K@30fps H.264/H.265，RK3576最高支持4K@60fps H.264/H.265。解码能力RK3588支持最高8K@60fps H.265，RK3576最高支持8K@30fps。两者都具备很强的视频编解码能力，在8K的视频编解码能力上RK3588更胜一筹。   支持多屏异显 两者都支持多屏异显和各种常见的显示接口。RK3576最多支持3屏异显和最高可支持(4K@120   + 2.5K@60 + 2K@60)，具有HDMI v2.1/ eDP v1.3组合接口、MIPI DSI 4通道、DP v1.4和USB 3.0组合（Type - C）接口等多种接口。   RK3588最高可以支持7屏异显和支持8K，具有双HDMI2.1/eDP V1.4组合接口、双MIPI - DSI TX 4通道以及双DP v1.3嵌入USB 3.1且带有音频和HDCP2.x。   摄像头视频输入对比   RK3576支持最高16M Pixel ISP带有HDR和3DNR   RK3588配备48M Pixel ISP带有HDR和3DNR，RK3588的像素ISP分辨率更高（48M对比16M）   具备丰富的接口配置     两者都配备了丰富的接口配置，PCIe/ SATA/ TYPE C/ USB3.0/ USB2.0/双网口/多路串口，满足不同的产品应用需求。   总结：性价比极高的RK3576   综合性能来讲，RK3588的CPU性能更强，强AI需求建议使用RK3588；但RK3576作为瑞芯微最新推出的一款高性能SOC，它可以说极具性价比，以30%的价格获RK3588的70%的性能.   下面2款是RK3588和RK3576现成样品实物                 附：RK3576的参数对比表    

  • 发表了主题帖： RK3588 EVB开发板原理图讲解【二】

    本帖最后由 落幕的回忆 于 2025-2-14 10:29 编辑 本章讲解：RK3588 HDMI输出接口 RK3588 内置两个 HDMI/eDP TX Combo PHY HDMI/eDP TX Combo PHY 支持以下两个模式： l HDMI TX 模式：最大分辨率支持 8K@60Hz，支持 RGB/YUV444/YUV420(Up to 10bit)格式； l eDP TX 模式：最大分辨率支持 4K@60Hz，支持 RGB/YUV422(Up to 10bit)格式。      RK3588芯片的 HDMI 2.1 TX，包含两个 HDMI TX/eDP MUX（复用器）端口，即 Port0 和 Port1。这些端口可在 HDMI 和嵌入式 DisplayPort（eDP）功能间复用，支持不同的传输速率：HDMI V2.1 速率为 12Gbps，eDP V1.3 速率为 5.4Gbps。 接口连接 · HDMI TAP 接口：每个端口都有多组 HDMI TAP 接口（如 HDMI_TAP_PORT0_TP1 - TP4、HDMI_TAP_PORT1_TP1 - TP4 等），这些接口用于连接 HDMI 线缆或其他 HDMI 设备，实现视频和音频数据的传输。每组接口通常包含多个引脚，分别对应不同的信号传输，如数据传输、时钟信号等。 · 电源和控制引脚：包含如 HDMI_VDD、HDMI_RESET_N 等引脚。HDMI_VDD 为 HDMI 接口提供电源，HDMI_RESET_N 用于复位 HDMI 接口，确保其正常工作。 元件作用 · 电阻（R）：例如 R109、R112 等电阻，在电路中起到限流、分压等作用。比如，它们可能用于调整信号的电平，确保信号在传输过程中的稳定性和兼容性。 · 电容（C）：像 C1701、C1702 等电容，主要用于滤波、去耦等。电容能够去除电源中的高频噪声，使电源更加稳定，同时也能在信号传输中起到稳定信号的作用。 注释说明 · “If not used, Signal: tie to VSS, Power: Tie to VSS”：表示如果某些信号或电源不使用，需将其连接到地（VSS），以避免干扰和不稳定因素。 · “Note: Close to the HDMI Connector”：强调 HDMI 连接器要尽可能靠近相关电路，这样可以减少信号传输路径上的损耗和干扰，保证信号质量。 · “Note: The HDMI2.1 trace”：提示关于 HDMI 2.1 信号走线的相关注意事项，在 PCB设计时，HDMI 2.1 信号走线需遵循特定的规则和要求，以确保高速信号的正常传输。 总体而言，这份原理图详细展示了 RK3588芯片的 HDMI 2.1 发送端的电路连接和设计要点，是进行相关硬件设计和调试的重要参考。 RK3588的HDMI和EDP端口可以复用，当我们需要edp输出时，可以按照下面来设计 eDP TX 模式 支持 eDP V1.3 版本，总共 4Lane，eDP TX 最大输出分辨率可达 4K@60Hz n 每个 Lane 速率可支持 1.62/2.7/5.4Gbps； n 支持 1Lane 或 2Lane 或 4Lane 模式； n 支持 AUX 通道，速率可达 1Mbps。 以 eDP TX0 举例，eDP TX1 和 eDP TX0 一致。 eDP_TX0_D0P/DON、eDP_TX0_D1P/D1N、eDP_TX0_D2P/D2N、eDP_TX0_D3P/D3N 需要串接的 220nF 交流耦合电容，交流耦合电容建议使用 0201 封装，更低的 ESR 和 ESL，也可减少线路上的阻抗变化，布 局时，靠近 RK3588 管脚放置             为了实现多路HDMI输出，rk3588方案可以通过DP转成HDMI，下面来看一下实现方法         核心芯片图中中心位置的芯片是 IT6563（标注为 U5100），它是实现 DP 到 HDMI 2.0 信号转换的关键芯片。该芯片采用 QFN56 封装（型号为 IT6563FN）。 输入输出接口       DP 输入接口：左侧有多组标注为 “DP1_Tx/P” 和 “DP1_Tx/N” 等的引脚，这些是 DisplayPort 的输入信号引脚，用于接收 DP 信号源传来的视频和音频数据。 HDMI 输出接口：右侧蓝色框内是 HDMI 输出接口（标注为 J5100），类型为 Type - A，用于将转换后的 HDMI 2.0 信号输出到显示设备，如电视或显示器。 电源连接图中有多个电源连接，如 “VCC_OVDD33” 等，为芯片和电路中的其他元件提供 3.3V 等不同电压等级的电源，确保各部分正常工作。 电阻电容元件 电阻（R）：电路中有许多电阻，如 R5101、R5102 等，它们主要用于限流、分压以及阻抗匹配等。例如，在信号传输路径上的电阻可用于调整信号的电平或匹配传输线的阻抗，以减少信号反射和损耗。 电容（C）：电容元件如 C5101、C5102 等，主要作用是滤波、去耦和稳定电源。例如，靠近芯片电源引脚的电容可以滤除电源中的高频噪声，为芯片提供稳定的电源。 另外 还可以通过MIPI转HDMI输出 该电路核心是 IT6161 芯片。左侧接入 MIPI 视频信号，芯片将其处理转换。右侧通过 HDMI 接口输出信号。电路中有电阻、电容等元件，电阻用于分压、限流和阻抗匹配，电容起滤波、去耦作用。还有标注提示部分元件需靠近芯片，以优化时钟信号上升时间等性能 。 核心芯片图中核心芯片为 IT6161（U5500），采用 QFN 封装。它在电路中负责处理和转换输入的视频信号。 输入信号左侧有一组 MIPI_DPHY1 相关信号输入引脚，如 MIPI_DPHY1_V_DOP、MIPI_DPHY1_V_DON 等，MIPI（Mobile Industry Processor Interface）是用于移动设备处理器间连接的接口标准， 输出接口右侧蓝色框内是 HDMI 输出接口（J5500），类型为 Type - A，这是常见的 HDMI 接口形式，用于将处理后的视频信号输出到支持 HDMI 输入的显示设备，如电视、显示器等。 附件上传了RK3588 EVB开发的原理图，PCB和芯片规格书 RK3588 EVB开发板原理图讲解【一】            

  • 发表了主题帖： RK3588 EVB开发板原理图讲解【一】

    从头到尾讲解RK3588 EVB的原理图 原理图整体介绍   左边是原理图页介绍 中间这个是生成BOM表用，原理图画好之后使用这2个脚本直接生成BOM表，当然可以手动修改。 ItemtParttDescriptiontPCB FootprinttReferencetQuantitytOption {Item}t{Value}t{Description}t{PCB Footprint}t{Reference}t{Quantity}t{Option} 框图   电源架构   画出了电源输入和分配输出，主要由大电流DCDC和PMU组成，这个图的目的是让人一眼看出电源分布，以方便评估项目的电流大小。 RK3588电源上电时序   时序基本是RK806这边管控好了，对于硬件工程师基本只需要考虑项目是否需要用到开关机按键 是否需要默认开机就行了。 USB配置   rk3588的usb dp sata pcie 很多复用，这里给了一个说明，根据项目需求进行设计。 核心供电   按照原厂参考即可 CPU部分电路   soc工作需要提供24M晶振和reset CPU部分 GPIO     CPU的GPIO部分 包含串口 I2C DDR部分   采用lpddr4 2颗，最高32GB RK3588 EMMC SPI     SOC支持EMMC，最高256GB，支持spi启动 typec电路   rk3588支持2路typec3.0，其中一组可作为OTG使用，通过软件配置，这2路都支持DP输出，但是不可以同时。 rk3588 mipi输出   支持4lane输出，可以拆分成2个2lane输出，最高支持6路摄像头，总共48M

发布的帖子
回复过的帖子

最近访客

< 1/1 >

统计信息

已有9人来访过

  • 芯积分：44
  • 好友：--
  • 主题：16
  • 回复：0

留言

你需要登录后才可以留言 登录 | 注册

现在还没有留言

推荐博文