hunansunjianjun回复过的主题帖子-电子工程世界

hunansunjianjun

动态发布点评好友关于

主题回复课程资料参考设计电路图文章博客
1. hps DMA取数问题 2/2852 FPGA/CPLD 2015-11-20
  
  这个论坛很有特点：发帖基本上没人回
2. 【Altera SoC体验之旅】高速数据采集之数据传输（2） 17/9635 FPGA/CPLD 2015-11-03
  
  hunansunjianjun 发表于 2015-11-3 11:23 你好，我看你的代码中给AD的105M的时钟信号怎么只分配了P端没有分配N端呢
  哦原来只要分配P就行，N会自动分配。哎好久没用ALTERA的器件了
3. 【Altera SoC体验之旅】高速数据采集之数据传输（2） 17/9635 FPGA/CPLD 2015-11-03
  
  你好，我看你的代码中给AD的105M的时钟信号怎么只分配了P端没有分配N端呢
4. 【Altera SoC体验之旅】高速数据采集之数据传输（1） 4/5025 FPGA/CPLD 2015-11-02
  
  楼主可以把quartus工程共享一下吗
5. 诚心求大侠解惑，关于uboot、preloader、dtb 8/7583 FPGA/CPLD 2015-11-02
  
  我也刚开始弄，很想知道。请陈版主出来解疑答惑吧@chenzhufly
6. Dsp Builder 设计初步 26/6892 FPGA/CPLD 2015-11-01
  
  你好，我在跑你的正弦波sinwave1例子时，产生HDL代码时提示这个错误：Data-type 'INT_10' is unsupported for HDL code generation 然后我双击Signal Compiler时出现如下提示信息： Info: Analyzing Simulink model Matlab Error Error using alt_dspbuilder_mdl2xml (line 55) Java exception occurred: com.altera.dspbuilder.common.DSPBuilderException: Unable to obtain a DSP Builder license. Please check that your LM_LICENSE_FILE environment variable is set to a valid license file or license server. LM_LICENSE_FILE is currently "". at com.altera.dspbuilder.serialisation.ModelSerialiser.(Unknown Source) at com.altera.dspbuilder.serialisation.ModelSerialiser.(Unknown Source) at com.altera.dspbuilder.serialisation.ModelSerialiser.(Unknown Source) Error: Error during compilation: Error analyzing Model see log for details. 添加了LM_LICENSE_FILE 环境变量还是一样我用的软件是是quartus 14.1 dsp bulider 14.1 liscense是跟altera申请的60天试用liscense matlab：R2012B 是破解的。请帮忙看看问题出在什么地方
7. 求助：DS-5裸跑自带的hello_world编译出错 7/3732 FPGA/CPLD 2015-10-29
  
  已经搞定了，其实那些错误都不用去理会。看图上已经生成axf文件了啊那些错误可能是电脑上软件装的太多，别的软件都环境变量干扰了
8. 求助：DS-5裸跑自带的hello_world编译出错 7/3732 FPGA/CPLD 2015-10-29
  
  574433742 发表于 2015-10-29 10:46 编译器没有配置对吧。。。
  我调用的是自带的例子编译器是不是已经配置好了啊？如果要配置怎么配置呢
9. 求助：DS-5裸跑自带的hello_world编译出错 7/3732 FPGA/CPLD 2015-10-29
  
  补充一下：我的版本是15.0
10. 【Altera SoC体验之旅】LWHPS2FPGA深入浅出（1）-点亮LED 10/5559 FPGA/CPLD 2015-10-27
  
  陈版主，刚开始弄SOC，请问下你这是ARM跑裸机点LED的实验吗？
11. 晒晒我收到的　ZRtech Altera CycloneIV FPGA开发板 7/4412 FPGA/CPLD 2014-07-31
  
  很便宜才160
12. DDR3 IP核例化求指导 2/5579 FPGA/CPLD 2013-08-06
  
  如果你的数据是32bits 还需要做ECC校验，那这三个片子并联一起用，生成IP就把数据位宽设置成32位就行了啊
13. E交换试水第一帖|EZ430-RF2500 73/9707 淘e淘 2013-08-06
  
  顶一个啊
14. 更新《NiosII嵌入式系统开发手册》与《NiosII嵌入式系统开发平台》 94/23190 FPGA/CPLD 2013-03-04
  
  看看咯
15. 最简单的DDS程序 37/10601 FPGA/CPLD 2013-01-22
  
  什么烂东西
16. NiosII嵌入式系统开发手册ver1.0.1_20130114 61/10248 FPGA/CPLD 2013-01-19
  
  最想看的nios ii 部分居然还没写好
17. NiosII嵌入式系统开发手册ver1.0.1_20130114 61/10248 FPGA/CPLD 2013-01-19
  
  看看写的咋样
18. 硬件工程师请看！ 13/4245 FPGA/CPLD 2013-01-03
  
  有现成的原理图和FOOTPRINT库下载
19. writing_testbenches_2rd 好书分析 453/59048 FPGA/CPLD 2012-12-17
  
  :tongue: :tongue:
20. 时序约束资料（有内容说明，资料很多，打包下载） 157/35639 FPGA/CPLD 2012-12-14
  
  楼主顶你！！

统计信息

已有682人来访过

芯积分：--
好友：4
主题：5
回复：34

留言

现在还没有留言

hunansunjianjun

最近访客

统计信息

留言

推荐博文